基于FPGA的數(shù)字系統(tǒng)設(shè)計(jì)

前言

　　隨著計(jì)算機(jī)和大規(guī)模集成電路制造技術(shù)的迅速發(fā)展，現(xiàn)代的電子產(chǎn)品和復(fù)雜的數(shù)字邏輯系統(tǒng)正朝著高集成度、小型化和低功耗的方向發(fā)展。依賴電路原理圖的傳統(tǒng)設(shè)計(jì)方法已經(jīng)不能夠滿足現(xiàn)代復(fù)雜數(shù)字系統(tǒng)的設(shè)計(jì)要求?！　∧壳暗膹?fù)雜可編程邏輯器件CPLD(Complex PLD)和現(xiàn)場可編程門陣列FPGA(Field Programmable Gate Array)的功能更加強(qiáng)大，配合日益完善的電子設(shè)計(jì)自動化工具，在開發(fā)過程中投資少、周期短，可以反復(fù)修改，成為電路設(shè)計(jì)者首選的電子元件之一?！　‖F(xiàn)場可編程或在系統(tǒng)可編程技術(shù)是指用戶為了修改邏輯設(shè)計(jì)或重構(gòu)數(shù)字系統(tǒng)，而在已經(jīng)設(shè)計(jì)和制作好的電路板上，直接對現(xiàn)場可編程或在系統(tǒng)可編程邏輯器件進(jìn)行在線編程和反復(fù)修改，并進(jìn)行現(xiàn)場調(diào)試和驗(yàn)證，使得原來不容易改變的硬件設(shè)計(jì)變得像軟件一樣靈活而易于修改和調(diào)試。　　在現(xiàn)代電子系統(tǒng)設(shè)計(jì)中，采用硬件描述語言設(shè)計(jì)硬件電路比用傳統(tǒng)的電路原理圖設(shè)計(jì)硬件電路的效率更高，設(shè)計(jì)的模塊與使用哪一個公司生產(chǎn)的器件無關(guān)，設(shè)計(jì)不會因?yàn)樾酒墓に嚭徒Y(jié)構(gòu)的變化而變化，從而使已經(jīng)設(shè)計(jì)成功的模塊可以重復(fù)使用，可移植性好，提高了系統(tǒng)設(shè)計(jì)的效率?！　”緯?章介紹可編程邏輯器件的原理、硬件描述語言及其應(yīng)用實(shí)例?！　〉?章介紹常用的可編程邏輯器件的特點(diǎn)。　　第2章介紹Verilog-HDL描述數(shù)字電路的方法。　　第3章介紹利用XILINX公司提供的司編程邏輯器件的開發(fā)工具ISE8.2i開發(fā)系統(tǒng)進(jìn)行數(shù)字邏輯系統(tǒng)設(shè)計(jì)和仿真的方法?！　〉?章介紹基于Spartan-3E系列XC3S500E芯片的實(shí)驗(yàn)開發(fā)板的硬件電路資源及其原理?！　〉?章介紹實(shí)現(xiàn)具有一定應(yīng)用價值的電子系統(tǒng)的設(shè)汁實(shí)例，這些設(shè)計(jì)實(shí)例已經(jīng)在實(shí)驗(yàn)開發(fā)板上得到驗(yàn)證和通過?！　”緯诰帉戇^程中得到了XILINX公司謝凱年老師的關(guān)心和幫助本科生和研究生的幫助，也得到了很多在校本科生和研究生的幫助，在此表示衷心的感謝。　　由于作者水平有限和時間比較倉促，書中的不足與疏漏在所難免，懇請各位專家批評指正?！　∪绻x者對本書有任何意見，請與作者聯(lián)系：hli@ustc.edu.cn。

內(nèi)容概要

　　《基于FPGA的數(shù)字系統(tǒng)設(shè)計(jì)》介紹了可編程邏輯器件的內(nèi)容結(jié)構(gòu)和工作原理、用于數(shù)字系統(tǒng)設(shè)計(jì)的硬件描述語言Verilog-HDL、Spartan-3E實(shí)驗(yàn)開發(fā)板以及可編程邏輯器件的開發(fā)系統(tǒng)ISE8.2的使用方法，同時介紹了實(shí)現(xiàn)具有一定實(shí)際應(yīng)用價值的數(shù)字系統(tǒng)的設(shè)計(jì)方法和實(shí)例?！　　痘贔PGA的數(shù)字系統(tǒng)設(shè)計(jì)》可以作為從事電子產(chǎn)品開發(fā)和生產(chǎn)的工程技術(shù)人員學(xué)習(xí)可編程集成電路原理和應(yīng)用的技術(shù)參考書，也可以作為大專院校電子工程類專業(yè)開設(shè)實(shí)驗(yàn)和數(shù)字系統(tǒng)設(shè)計(jì)課程的教學(xué)參考書。

書籍目錄

第1章 可編程邏輯器件1.1 可編程邏輯器件概述1.2 低密度PLD1.3 高密度PLD1.3.1 XC9500在系統(tǒng)可編程邏輯器件系列1.3.2 CooIRunner-II可編程邏輯器件系列1.3.3 Spartan可編程邏輯器件系列1.3.4 Spartan-II可編程邏輯器件系列1.3.5 Spartan-3E可編程邏輯器件系列1.3.6 Virtex-II可編程邏輯件系列1.4 CPLD和FPGA1.5 基于可編程邏輯器件的數(shù)字系統(tǒng)的設(shè)計(jì)流程1.6 可編程邏輯器件的發(fā)展趨勢第2章 Verilog-HDL語言2.1 模塊的結(jié)構(gòu)2.2 數(shù)據(jù)類型2.2.1 常量的數(shù)據(jù)類型2.2.2 常用數(shù)據(jù)類型2.3 運(yùn)算符和表達(dá)式2.4 語句2.4.1 賦值語句2.4.2 條件語句2.4.3 循環(huán)語句2.4.4 結(jié)構(gòu)說明語句2.4.5 塊語句2.4.6 語句順序執(zhí)行和并行執(zhí)行2.4.7 編譯預(yù)處理2.5 基本邏輯電路的設(shè)計(jì)2.6 算法狀態(tài)機(jī)圖ASM2.7 層次化設(shè)計(jì)2.8 流水線技術(shù)2.9 測試程序設(shè)計(jì)第3章 ISE8.2i開發(fā)系統(tǒng)3.1 設(shè)計(jì)流程3.2 工程管理用戶界面3.3 Verilog-HDL的輸入方法3.3.1 創(chuàng)建一個新的工程項(xiàng)目3.3.2 輸入Verilog-HDL程序3.3.3 利用語言參考模板編寫程序3.3.4 語法檢查3.3.5 邏輯功能仿真3.3.6 綜合3.3.7 添加芯片管腳約束文件3.3.8 設(shè)計(jì)的實(shí)現(xiàn)3.3.9 配置FPGA3.4 基于電路原理圖輸入的設(shè)計(jì)方法3.4.1 創(chuàng)建一個新的工程項(xiàng)目3.4.2 輸入電路原理圖3.5 用狀態(tài)轉(zhuǎn)換圖描述狀態(tài)機(jī)3.6 硬件描述語言和電路原理圖混合輸入方式3.6.1 辦理入模塊count4的VHDL程序并生成電路符號3.6.2 設(shè)計(jì)頂層電路原理圖3.6.3 設(shè)計(jì)的實(shí)現(xiàn)第4章 Spartan-3E實(shí)驗(yàn)開發(fā)板4.1 實(shí)驗(yàn)開發(fā)板的主要電路資源4.2 實(shí)驗(yàn)開發(fā)板上的開關(guān)、發(fā)光二極管和按鍵4.3 液晶顯示屏4.3.1 液晶顯示屏控制芯片4.3.2 液晶顯示屏控制芯片的控制字4.3.3 液晶顯求屏控制芯片的工作時序4.4 VGA顯示接口4.5 RS-232串行接口4.6 PS/2鍵盤接口4.7 數(shù)/模轉(zhuǎn)換電路4.8 模/數(shù)轉(zhuǎn)換電路4.9 CPLD芯片XC2C64A4.10 存儲器電路第5章 設(shè)計(jì)實(shí)例5.1 控制發(fā)光二極管循環(huán)發(fā)光5.2 旋轉(zhuǎn)開關(guān)控制發(fā)光二極管輪流發(fā)光5.3 控制液晶顯示屏顯示字符5.4 電子數(shù)字鐘5.5 運(yùn)動計(jì)時器5.6 液晶顯示屏顯示PS/2鍵盤的鍵值5.7 通過RS-232異步串行通信接口實(shí)現(xiàn)FPGA與計(jì)算機(jī)的通信附錄 Spartan-3E實(shí)驗(yàn)板 XC3S500E-4FG320C的I/O管腳定義和屬性參考文獻(xiàn)

章節(jié)摘錄

　　第1章 可編程邏輯器件　　1.1 可編程邏輯器件概述　　隨著計(jì)算機(jī)和微電子技術(shù)的快速發(fā)展，電子器件由早期的電子管、晶體管、中小規(guī)模集成電路，發(fā)展到超大規(guī)模集成電路（幾萬門以上）以及許多具有特定功能的專用集成電路ASIC(Application-Specific Integrated Circuit)。在現(xiàn)代復(fù)雜的數(shù)字邏輯系統(tǒng)中，專用集成電路的應(yīng)用越來越廣泛，而曾經(jīng)廣泛使用的由基本邏輯門和觸發(fā)器構(gòu)成的中小規(guī)模集成電路(例如，TTL(Transistor-Transistor Logic)和CMOS(Complementary Metal-Oxide Semiconductor)系列數(shù)字集成電路）所占的比例卻越來越少。主要原因是這些通用成品集成電路只能夠?qū)崿F(xiàn)特定的邏輯功能，不能由用戶根據(jù)具體的要求進(jìn)行修改，而且，許多使用不上的邏輯功能和集成電路管腳不能夠發(fā)揮應(yīng)有的作用，造成電子產(chǎn)品的功耗增加，印刷電路板和產(chǎn)品體積增大?！　‰m然ASIC的成本很低，但設(shè)計(jì)周期長，投入費(fèi)用高，只適合大批量應(yīng)用，因?yàn)橹挥写笈康膽?yīng)用，才能降低單個芯片的成本?？删幊踢壿嬈骷LD(Programmable Logical Device)自問世以來，經(jīng)歷了從低密度的EPROM、PLA、PAL、GAL到高密度的現(xiàn)場可編程門陣列FPGA(Field Programmable Gate Array)和復(fù)雜可編程邏輯器件CPLD(Complex Programmable Logical Device)的發(fā)展過程。

圖書封面

圖書標(biāo)簽Tags

無

評論、評分、閱讀與下載

---

    基于FPGA的數(shù)字系統(tǒng)設(shè)計(jì) PDF格式下載

---