數(shù)字電子技術(shù)

內(nèi)容概要

本書為普通高等教育“十一五”國家級規(guī)劃教材之一，是在本書第二版的基礎(chǔ)上修訂而成的。
本書共有9章，內(nèi)容包括數(shù)制與代碼、基本邏輯運算及集成邏輯門、布爾代數(shù)與邏輯函數(shù)化簡、組合邏輯電路、觸發(fā)器、時序邏輯電路、脈沖波形的產(chǎn)生與變換、數(shù)／模與模／數(shù)轉(zhuǎn)換、半導體存儲器和可編程邏輯器件等。每章均有一定量的例題和練習題。
本書配有由西安電子科技大學出版社出版的《數(shù)字電子技術(shù)學習指導與題解》，可供讀者學習時使用。
編者集40多年的教學經(jīng)驗，綜合有關(guān)專業(yè)的大綱要求編寫了本教材。
本教材適應面較寬，適用于高等工科院校有關(guān)專業(yè)本科生、高職高專學生及自考生，也可供電子技術(shù)領(lǐng)域的工程技術(shù)人員學習參考。

書籍目錄

第一章  數(shù)制與代碼 
1.1 進位計數(shù)制
  1.1.1 進位計數(shù)制的基本概念
  1.1.2 常用進位計數(shù)制
1.2 數(shù)制轉(zhuǎn)換
  1.2.1 非十進制數(shù)轉(zhuǎn)換成十進制數(shù)
  1.2.2 十進制數(shù)轉(zhuǎn)換成其它進制數(shù)
  1.2.3 二進制數(shù)轉(zhuǎn)換成八進制數(shù)或十六進制數(shù)
  1.2.4 八進制數(shù)或十六進制數(shù)轉(zhuǎn)換成二進制數(shù)
1.3 常用代碼
  1.3.1 二一十進制碼(BCD碼)
  1.3.2 可靠性代碼
  1.3.3 字符代碼
練習題
    第二章  基本邏輯運算及集成邏輯門
2.1 基本邏輯運算
  2.1.1 與邏輯(與運算、邏輯乘)
  2.1.2 或邏輯(或運算、邏輯加)
  2.1.3 非邏輯(非運算、邏輯反)
2.2 常用復合邏輯
  2.2.1 “與非”邏輯
  2.2.2 “或非”邏輯
  2.2.3 “與或非”邏輯
  2.2.4 “異或”邏輯及“同或”邏輯
  2.2.5 邏輯運算的優(yōu)先級別
  2.2.6 邏輯運算的完備性
  2.2.7 正負邏輯
2.3 集成邏輯門
  2.3.1 TTL與非門
  2.3.2 OC門和三態(tài)門
  2.3.3 MOS集成邏輯門
  2.3.4 集成邏輯門使用中的實際問題
練習題
    第三章  布爾代數(shù)與邏輯函數(shù)化簡
3.1 基本公式和法則
  3.1.1 基本公式
  3.1.2 基本法則
  3.1.3 基本公式的應用
3.2 邏輯函數(shù)的代數(shù)法化簡
  3.2.1 邏輯函數(shù)與邏輯圖
  3.2.2 邏輯函數(shù)的化簡原則
  3.2.3 與或邏輯函數(shù)的化簡
3.3 卡諾圖化簡
  3.3.1 卡諾圖化簡的基本原理
  3.3.2 邏輯函數(shù)的標準式——最小項
  3.3.3 卡諾圖的結(jié)構(gòu)
  3.3.4 邏輯函數(shù)的卡諾圖表示法
  3.3.5 相鄰最小項合并規(guī)律
  3.3.6 與或邏輯的化簡
  3.3.7 其它邏輯形式的化簡
  3.3.8 無關(guān)項及其應用
  3.3.9 有原變量無反變量的邏輯函數(shù)的化簡
  3.3.10 多輸出函數(shù)的化簡
練習題
    第四章  組合邏輯電路
4.1 組合邏輯電路的分析
4.2 組合邏輯電路的設(shè)計
4.3 常用中規(guī)模組合邏輯部件的原理和應用
  4.3.1 半加器與全加器
  4.3.2 編碼器與譯碼器
  4.3.3 數(shù)據(jù)選擇器及多路分配器
  4.3.4 數(shù)字比較器
4.4 組合邏輯電路中的競爭與冒險
  4.4.1 競爭現(xiàn)象
  4.4.2 冒險現(xiàn)象
  4.4.3 冒險現(xiàn)象的判別
  4.4.4 冒險現(xiàn)象的消除
練習題
    第五章  觸發(fā)器
5.1 時序電路概述
  5.1.1 時序電路的特點
  5.1.2 時序電路的分類
  5.1.3 狀態(tài)表和狀態(tài)圖
5.2 基本觸發(fā)器
  5.2.1 基本RS觸發(fā)器
  5.2.2 時鐘控制的RS觸發(fā)器
  5.2.3 D觸發(fā)器
  5.2.4 T觸發(fā)器
  5.2.5 JK觸發(fā)器
  5.2.6 基本觸發(fā)器的空翻和振蕩現(xiàn)象
5.3 集成觸發(fā)器
  5.3.1 維持阻塞觸發(fā)器
  5.3.2 邊沿觸發(fā)器
  5.3.3 主從觸發(fā)器
  5.3.4 觸發(fā)器的直接置位和直接復位
  5.3.5 觸發(fā)器的邏輯符號比較
練習題
    第六章  時序邏輯電路
6.1 時序電路的分析
  6.1.1 同步時序電路分析舉例
  6.1.2 異步時序電路分析舉例
6.2 同步時序電路的設(shè)計
6.3 計數(shù)器
  6.3.1 計數(shù)器的分類
  6.3.2 2n進制計數(shù)器組成規(guī)律
  6.3.3 集成計數(shù)器功能分析及其應用
6.4 寄存器與移位寄存器
  6.4.1 寄存器
  6.4.2 移位寄存器
  6.4.3 集成移位寄存器功能分析及其應用
6.5 序列信號發(fā)生器
  6.5.1 序列信號發(fā)生器的設(shè)計
  6.5.2 m序列碼發(fā)生器
練習題
    第七章  脈沖波形的產(chǎn)生與變換
7.1 概述
7.2 555定時電路
  7.2.1 基本組成
  7.2.2 工作原理及特點
7.3 單穩(wěn)態(tài)電路
  7.3.1 電路組成
  7.3.2 工作原理
7.4 多諧振蕩器
  7.4.1 電路組成
  7.4.2 工作原理
7.5 施密特電路
  7.5.1 電路組成
  7.5.2 工作原理
  7.5.3 主要應用
練習題
    第八章  數(shù)／模與模／數(shù)轉(zhuǎn)換
8.1 DAC
  8.1.1 DAC的基本概念
  8.1.2 DAC的電路形式及工作原理
  8.1.3 集成DAC
8.2 ADC
  8.2.1 ADC的組成
  8.2.2 ADC電路
  8.2.3 ADC的主要技術(shù)指標
  8.2.4 集成ADC
練習題
    第九章  半導體存儲器和可編程邏輯器件
9.1 半導體存儲器
  9.1.1 只讀存儲器(ROM)
  9.1.2 ROM在組合邏輯設(shè)計中的應用
  9.1.3 ROM的編程及分類
  9.1.4 隨機存取存儲器(RAM)
  9.1.5 存儲器容量的擴展
9.2 可編程邏輯器件PLD
  9.2.1 PLD的電路簡介
  9.2.2 PLD的開發(fā)
練習題
附錄一  常用邏輯符號對照表
附錄二  數(shù)字集成電路的型號命名法
參考文獻

圖書封面

圖書標簽Tags

無

評論、評分、閱讀與下載

---

    數(shù)字電子技術(shù) PDF格式下載

---