實(shí)時(shí)信號(hào)處理系統(tǒng)設(shè)計(jì)

內(nèi)容概要

本書介紹了以數(shù)字信號(hào)處理技術(shù)為核心的實(shí)時(shí)信號(hào)處理系統(tǒng)的設(shè)計(jì)方法，內(nèi)容包括高速數(shù)字電路設(shè)計(jì)、數(shù)／?；旌想娐返挠布O(shè)計(jì)、 DSP和FPGA等處理器的軟／硬件設(shè)計(jì)以及系統(tǒng)設(shè)計(jì)所應(yīng)考慮的方方面面。     本書可作為通信、雷達(dá)和電子工程相關(guān)專業(yè)的研究生和高年級(jí)本科生的教材，也可作為相關(guān)領(lǐng)域的科研和工程人員系統(tǒng)掌握實(shí)時(shí)信號(hào)處理系統(tǒng)設(shè)計(jì)方法的參考書。

書籍目錄

第1章  實(shí)時(shí)信號(hào)處理概述    1.1  信號(hào)處理的概念    1.2  DSP技術(shù)   1.3  實(shí)時(shí)信號(hào)處理   1.4  高速信號(hào)處理系統(tǒng)   1.5  處理器的發(fā)展現(xiàn)狀   1.6  實(shí)時(shí)信號(hào)處理的性質(zhì)   思考題 第2章  實(shí)時(shí)信號(hào)處理系統(tǒng)的設(shè)計(jì)流程    2.1  實(shí)時(shí)信號(hào)處理系統(tǒng)的設(shè)計(jì)框圖  2.2  算法仿真  2.3  DSP軟件設(shè)計(jì)方法的變革  2.4  用Matlab仿真DSP軟件設(shè)計(jì)      2.4.1  用Matlab仿真浮點(diǎn)DSP      2.4.2  用Matlab精確仿真定點(diǎn)DSP運(yùn)算     2.4.3  用Matlab功能仿真定點(diǎn)DSP運(yùn)算     2.4.4  常用的Matlab函數(shù)      2.4.5  Matlab輔助設(shè)計(jì)應(yīng)用實(shí)例   2.5  定點(diǎn)DSP模塊庫(kù)簡(jiǎn)介    2.6  Matlab下的DSP集成設(shè)計(jì)環(huán)境     2.6.1  Matlab-DSP集成設(shè)計(jì)環(huán)境下的工具包     2.6.2  Matlab Link for CCS DevelopmentTools簡(jiǎn)介    2.6.3  CCS Link面向TI DSP的系統(tǒng)級(jí)設(shè)計(jì)方法     2.6.4  Matlab-DSP集成設(shè)計(jì)實(shí)例   思考題 第3章  基本原理和算法  3.1  實(shí)時(shí)信號(hào)處理系統(tǒng)的基本結(jié)構(gòu)  3.2  采樣定理     3.2.1  Nyquist采樣定理     3.2.2  帶通信號(hào)采樣定理     3.2.3  完全正交信號(hào)的采樣率   3.3  數(shù)字正交采樣   3.4  數(shù)據(jù)格式     3.4.1  浮點(diǎn)數(shù)據(jù)格式      3.4.2  定點(diǎn)數(shù)據(jù)格式    3.5  數(shù)字濾波器設(shè)計(jì)   3.6  譜分析和FFT   3.7  卷積和相關(guān)的快速算法      3.7.1  卷積運(yùn)算量      3.7.2  頻域法最佳分段長(zhǎng)度的選擇  3.8  自適應(yīng)信號(hào)處理     3.8.1  閉環(huán)自適應(yīng)系統(tǒng)     3.8.2  開環(huán)自適應(yīng)系統(tǒng)   3.9  矩陣運(yùn)算   3.10  常用運(yùn)算   3.11  專用算法   思考題 第4章  信號(hào)處理前端和后端設(shè)計(jì)  4.1  模擬前端     4.1.1  小信號(hào)放大    4.1.2  濾波     4.1.3  增益控制     4.1.4  抗混疊濾波    4.2  模擬／數(shù)字變換    4.2.1  采樣速度      4.2.2  量化位數(shù)    4.2.3  量化位數(shù)和采樣速度的轉(zhuǎn)換     4.2.4  其他因素     4.2.5  ADC的性能指標(biāo)     4.2.6  設(shè)計(jì)高品質(zhì)的ADC電路     4.2.7  ADC的種類和選型     4.2.8  ADC的數(shù)字接口   4.3  數(shù)字／模擬變換   4.4  信號(hào)產(chǎn)生      4.4.1  模擬式振蕩信號(hào)發(fā)生器     4.4.2  數(shù)字式信號(hào)發(fā)生器   4.5  數(shù)字、模擬頻率   4.6  數(shù)字信號(hào)預(yù)處理   思考題 第5章  處理器的實(shí)現(xiàn)方法  5.1  多種數(shù)字信號(hào)處理器的比較     5.1.1  通用處理器      5.1.2  通用處理器的選擇     5.1.3  硬件處理器     5.1.4  軟／硬件處理器性能的比較     5.1.5  軟／硬件處理器開發(fā)手段的比較     5.1.6  其他實(shí)現(xiàn)方法   5.2  DSP處理系統(tǒng)的組成和設(shè)計(jì)  5.3  DSP軟件設(shè)計(jì)   5.4  FPGA的設(shè)計(jì)應(yīng)用   5.5  處理器技術(shù)的發(fā)展趨勢(shì)    思考題 第6章  多處理器系統(tǒng)設(shè)計(jì)  6.1  并行處理的必要性     6.1.1  大型并行系統(tǒng)的結(jié)構(gòu)      6.1.2  大規(guī)模并行處理器的發(fā)展      6.1.3  實(shí)時(shí)信號(hào)處理的需求    6.2  實(shí)時(shí)并行處理機(jī)的構(gòu)成     6.2.1  并行處理機(jī)拓?fù)浣Y(jié)構(gòu)的分類和選擇     6.2.2  并行處理機(jī)的互連網(wǎng)絡(luò)    6.3  并行處理機(jī)的性能指標(biāo)     6.3.1  并行處理機(jī)的基本性能指標(biāo)      6.3.2  影響性能的因素  6.4  實(shí)時(shí)并行信號(hào)處理機(jī)的設(shè)計(jì)與實(shí)現(xiàn)     6.4.1  實(shí)時(shí)性要求     6.4.2  通用性和易維護(hù)性     6.4.3  系統(tǒng)設(shè)計(jì)    思考題 第7章  數(shù)據(jù)存儲(chǔ)和通信   7.1  運(yùn)算和I／O的平衡      7.1.1  運(yùn)算和I／O     7.1.2  數(shù)據(jù)采樣率和數(shù)據(jù)量    7.1.3  處理單元個(gè)數(shù)     7.1.4  解決I／O瓶頸的軟件途徑      7.1.5  解決I／O瓶頸的硬件途徑  7.2  運(yùn)算和I／O的并行    7.3  數(shù)據(jù)通信方式     7.3.1  數(shù)據(jù)通信分類     7.3.2  總線的性能      7.3.3  總線標(biāo)準(zhǔn)的發(fā)展      7.3.4  總線的比較與演變    7.4  各種類型的存儲(chǔ)器      7.4.1  存儲(chǔ)器種類       7.4.2  等待模式     7.4.3  軟等待訪問(wèn)模式     7.4.4  硬等待訪問(wèn)模式     7.4.5  軟等待和硬等待   7.5  譯碼和片選   7.6  DSP與存儲(chǔ)器接口      7.6.1  DSP與SRAM接口      7.6.2  DSP與EPROM接口      7.6.3  DSP與Flash接口     7.6.4  DSP與快速Flash接口     7.6.5  DSP與多端口存儲(chǔ)器的接口    7.6.6  DSP直接與SDRAM接口     7.6.7  DSP擴(kuò)展SDRAM接口     7.6.8  DSP與同步突發(fā)SRAM（SBSRAM）接口   7.7  擴(kuò)展存儲(chǔ)接口方式     7.7.1  地址/數(shù)據(jù)復(fù)用總線      7.7.2  將DSP接口擴(kuò)展為異步串口      7.7.3  USB通信接口  7.8  DSP與PCI/CPCI總線的連接    思考題 第8章  硬件設(shè)計(jì)     8.1  電源設(shè)計(jì)     8.1.1  電源需求      8.1.2  直流穩(wěn)定電源的種類及選用    8.1.3  線性電源     8.1.4  開關(guān)電源     8.1.5  其他類型的變換器       8.1.6  電源用電容器的選擇     8.1.7  電源的設(shè)計(jì)要求      8.1.8  電源的實(shí)現(xiàn)方法     8.1.9  開關(guān)型變換器的EMC抑制     8.1.10  開關(guān)電源PCB和整體布局的設(shè)計(jì)要點(diǎn)    8.1.11  電源安全設(shè)計(jì)   8.2  時(shí)鐘電路     8.2.1  時(shí)鐘電路的選擇原則     8.2.2  時(shí)鐘電路電源和地的設(shè)計(jì)     8.2.3  系統(tǒng)時(shí)鐘與局部時(shí)鐘    8.2.4  時(shí)鐘的影響  8.3  電源監(jiān)控電路和復(fù)位電路   8.4  驅(qū)動(dòng)和隔離以及電平轉(zhuǎn)換      8.4.1  驅(qū)動(dòng)和隔離     8.4.2  電平轉(zhuǎn)換   8.5  測(cè)試和自檢     8.5.1  信號(hào)檢測(cè)     8.5.2  自檢功能    8.6  高速電路設(shè)計(jì)的特殊性    8.7  傳輸線效應(yīng)     8.7.1  串行端接     8.7.2  并行端接   8.8  信號(hào)完整性      8.8.1  信號(hào)完整性問(wèn)題的起因、種類及表現(xiàn)    8.8.2  信號(hào)完整性分析模型      8.8.3  信號(hào)完整性分析      8.8.4  信號(hào)完整性問(wèn)題的解決方法     8.9  電磁兼容性     8.9.1  電磁干擾的要素及其種類     8.9.2  電路內(nèi)干擾     8.9.3  外界干擾   8.10  模／數(shù)混合電路    8.10.1  模擬地和數(shù)字地     8.10.2  采樣時(shí)鐘     8.10.3  模／數(shù)系統(tǒng)的布局    8.10.4  模／數(shù)混合電路的設(shè)計(jì)要點(diǎn)   8.11  PCB的設(shè)計(jì)要點(diǎn)     8.11.1  電源設(shè)計(jì)     8.11.2  地線設(shè)計(jì)     8.11.3  重要信號(hào)線的設(shè)計(jì)      8.11.4  時(shí)鐘電路干擾及其抑制     8.11.5  高速電路設(shè)計(jì)系統(tǒng)中的非理想因素     8.11.6  電磁兼容性設(shè)計(jì)      8.11.7  PCB的抗干擾措施     8.11.8  器件建庫(kù)和BGA設(shè)計(jì)     8.11.9  電路設(shè)計(jì)工具      8.11.10  電路調(diào)試   思考題  第9章  軟件設(shè)計(jì)    9.1  軟件設(shè)計(jì)的范疇   9.2  算法仿真   9.3  程序設(shè)計(jì)的一般框架   9.4  DSP的軟件開發(fā)工具     9.4.1  代碼生成及調(diào)試工具    9.4.2  軟件仿真器      9.4.3  硬件仿真器     9.4.4  DSP程序設(shè)計(jì)語(yǔ)言   9.5  DSP的程序設(shè)計(jì)和優(yōu)化      9.5.1  DSP的程序設(shè)計(jì)內(nèi)容     9.5.2  優(yōu)化的方法     9.5.3  基于算法的優(yōu)化措施     9.5.4  基于高級(jí)語(yǔ)言的優(yōu)化措施     9.5.5  基于硬件特點(diǎn)的優(yōu)化措施     9.5.6  基于代碼的優(yōu)化措施     9.5.7  優(yōu)化的代價(jià)   9.6  操作系統(tǒng)在DSP程序設(shè)計(jì)中的運(yùn)用  9.7  DSP系統(tǒng)的測(cè)試   9.8  軟件和硬件的關(guān)系    9.9  軟、硬件協(xié)同設(shè)計(jì)      9.9.1  系統(tǒng)描述       9.9.2  系統(tǒng)設(shè)計(jì)      9.9.3  系統(tǒng)評(píng)價(jià)     9.9.4  綜合實(shí)現(xiàn)   思考題 第10章  系統(tǒng)設(shè)計(jì)的考慮  10.1  折衷設(shè)計(jì)  10.2  效率和成本以及兼容性    10.3  功耗和散熱      10.3.1  降低功耗     10.3.2  散熱  10.4  抗干擾設(shè)計(jì)     10.4.1  硬件抗干擾設(shè)計(jì)    10.4.2  軟件抗干擾設(shè)計(jì)   10.5  可靠性設(shè)計(jì)     10.5.1  可靠性的相關(guān)定義     10.5.2  元器件的選用      10.5.3  元器件的降額使用     10.5.4  可靠性計(jì)算     10.5.5  簡(jiǎn)化設(shè)計(jì)     10.5.6  低功耗設(shè)計(jì)      10.5.7  保護(hù)電路設(shè)計(jì)     10.5.8  靈敏度分析     10.5.9  均衡設(shè)計(jì)     10.5.10  整機(jī)熱設(shè)計(jì)     10.5.11  元器件裝配工藝對(duì)可靠性的影響    10.6  冗余設(shè)計(jì)    10.7  加密    10.8  實(shí)時(shí)信號(hào)處理系統(tǒng)的優(yōu)化設(shè)計(jì)   10.9  進(jìn)度估計(jì)   思考題 參考文獻(xiàn)

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

    實(shí)時(shí)信號(hào)處理系統(tǒng)設(shè)計(jì) PDF格式下載

---