基于Verilog的FPGA設(shè)計(jì)基礎(chǔ)

內(nèi)容概要

本書簡(jiǎn)要介紹了FPGA的編程技術(shù)，詳細(xì)討論了以Altera FPGA為代表的可編程器件的結(jié)構(gòu)和特點(diǎn)、Altera QuartusⅡ集成環(huán)境的使用以及目前工業(yè)界最常用的仿真工具M(jìn)odelsim的使用。重點(diǎn)講授了FPGA設(shè)計(jì)流程中的基本概念、所采用的步驟和應(yīng)該遵循的原則，包括模塊劃分原則、可綜合Verilog編碼風(fēng)格、驗(yàn)證程序的編寫方法和靜態(tài)時(shí)序分析等。另外，本書結(jié)合Altera公司的NiosⅡ軟核，簡(jiǎn)單介紹了基于SOPC的系統(tǒng)設(shè)計(jì)方法以及Altera SOPC Builder軟件的使用方法。    本書可作為從事數(shù)字集成電路設(shè)計(jì)及相關(guān)工程技術(shù)人員的參考書，也可作為大專院校電子信息、自動(dòng)控制等專業(yè)高年級(jí)本科生及研究生的教學(xué)用書。

書籍目錄

第1章 緒論 　1.1 FPGA概述 　　1.1.1 FPGA發(fā)展的簡(jiǎn)要回顧 　　1.1.2 FPGA與ASIC 　1.2 可編程邏輯器件的基本概念 　1.3 簡(jiǎn)單可編程器件(SPLD)的結(jié)構(gòu) 　1.4 高密度可編程邏輯器件 　　1.4.1 復(fù)雜可編程邏輯器件CPLD 　　1.4.2 現(xiàn)場(chǎng)可編程門陣列FPGA 　　1.4.3 CPLD和FPGA的區(qū)別 　　1.4.4 FPGA/CPLD廠家簡(jiǎn)介 　1.5 基于FPGA的設(shè)計(jì)流程與設(shè)計(jì)方法 　　1.5.1 基于FPGA的設(shè)計(jì)流程 　　1.5.2 自頂向下和自底向上的設(shè)計(jì)方法學(xué) 　　1.5.3 基于IP核的設(shè)計(jì) 　1.6 EDA技術(shù)簡(jiǎn)介 第2章 可編程邏輯器件 　2.1 Altera器件概述 　　2.1.1 FPGA系列簡(jiǎn)介 　　2.1.2 EPLD系列簡(jiǎn)介 　　2.1.3 結(jié)構(gòu)化ASIC器件 　　2.1.4 FPGA器件的配置芯片 　2.2 Altera的EPLD器件系列 　　2.2.1 EPLD器件的特性 　　2.2.2 MAX9000器件的結(jié)構(gòu)　　2.2.3 MAXⅡ器件的結(jié)構(gòu) 　2.3 Altera的FPGA器件 　　2.3.1 簡(jiǎn)單FPGA器件 　　2.3.2 復(fù)雜FPGA器件 　　2.3.3 新型FPGA器件 　2.4 Xilinx公司產(chǎn)品簡(jiǎn)介 　　2.4.1 Xilinx CPLD器件 　　2.4.2 Xilinx FPGA器件的特性 　　2.4.3 Xilinx FPGA器件的結(jié)構(gòu) 　2.5 Lattice公司產(chǎn)品簡(jiǎn)介 　　2.5.1 Lattice CPLD 器件系列 　　2.5.2 Lattice FPGA 產(chǎn)品系列 　　2.5.3 FPSC產(chǎn)品系列 　　2.5.4 低密度 PLD 產(chǎn)品系列 　　2.5.5 其他產(chǎn)品 　2.6 Actel公司產(chǎn)品簡(jiǎn)介 　　2.6.1 Flash FPGA器件 　　2.6.2 反熔絲FPGA器件 　　2.6.3 航空航天和軍用器件 第3章 FPGA設(shè)計(jì)入門 　3.1 系統(tǒng)的抽象層次與高級(jí)硬件描述語言Verilog 　3.2 用Verilog語言建立數(shù)字電路模型 　　3.2.1 代碼的書寫風(fēng)格 　　3.2.2 可綜合代碼的編碼風(fēng)格 　　3.2.3 時(shí)序電路的設(shè)計(jì) 　3.3 模塊設(shè)計(jì) 　3.4 系統(tǒng)規(guī)范 　　3.4.1 系統(tǒng)規(guī)范的內(nèi)容 　　3.4.2 選擇FPGA 第4章 設(shè)計(jì)驗(yàn)證 　4.1 驗(yàn)證綜述 　　4.1.1 驗(yàn)證的概念 　　4.1.2 驗(yàn)證和測(cè)試 　　4.1.3 自頂向下和自底向上的驗(yàn)證方法 　　4.1.4 主要驗(yàn)證技術(shù) 　　4.1.5 驗(yàn)證工具的介紹　　4.1.6 驗(yàn)證計(jì)劃和流程 　4.2 功能驗(yàn)證 　　4.2.1 驗(yàn)證程序(Testbench)的組成 　　4.2.2 實(shí)用構(gòu)造Testbench技術(shù) 　4.3 基于斷言的驗(yàn)證 　4.4 時(shí)序驗(yàn)證 　　4.4.1 靜態(tài)時(shí)序分析概述 　　4.4.2 靜態(tài)時(shí)序分析中的基本概念　　4.4.3 假路徑和多周期路徑 　　4.4.4 時(shí)序驗(yàn)證中的系統(tǒng)任務(wù) 第5章 ModelSim工具介紹 ……第6章 Quartus集成環(huán)境第7章 FPGA設(shè)計(jì)實(shí)例第8章 Altera系統(tǒng)級(jí)的SOPC開發(fā)附錄 頻率計(jì)系統(tǒng)的設(shè)計(jì)參考文獻(xiàn)

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

    基于Verilog的FPGA設(shè)計(jì)基礎(chǔ) PDF格式下載

---