基于FPGA的嵌入式系統(tǒng)設(shè)計

出版時間:2004-1  出版社:西安電子科技大學(xué)出版社  作者:任愛鋒  
Tag標(biāo)簽:無  

內(nèi)容概要

《基于FPGA的嵌入式系統(tǒng)設(shè)計》(作者任愛鋒、初秀琴、常存、孫肖子)共分為四篇。第一篇介紹Altera新型系列器件、EDA設(shè)計軟件Quartos Ⅱ以及EDA設(shè)計中常用的第三方工具軟件,本篇是學(xué)習(xí)后面各篇的基礎(chǔ)。第二篇主要介紹基于FPGA的嵌入式軟件設(shè)計,包括Quartus II的SOPC Builder系統(tǒng)級設(shè)計和Nios II集成開發(fā)環(huán)境。第三篇介紹IP核設(shè)計應(yīng)用,包括基于Simulink環(huán)境的系統(tǒng)級設(shè)計軟件DSP Builder、PCI編譯器和FFT兆核函數(shù)。第四篇介紹Quartus II軟件FPGA設(shè)計中的特殊技術(shù),包括邏輯鎖定LogicLock技術(shù)和用于硬件調(diào)試的Signal Tap II嵌入式邏輯分析儀。 
《基于FPGA的嵌入式系統(tǒng)設(shè)計》內(nèi)容豐富,取材新穎。本書是為相關(guān)專業(yè)工程技術(shù)人員設(shè)計和使用嵌入式系統(tǒng)而編寫的,也可以作為高等院校電子類和通信類各專業(yè)本科生、研究生EDA課程的教材。

書籍目錄

概述 第一篇 Altera新型系列器件及QuartusII軟件 第1章 Altera新型系列器件簡介 1.1 MAX II器件 1.2 Cyclone器件 1.3 Cyclone II器件 1.4 Stratix器件 1.5 Stratix II器件 1.6 Stratix GX系列 思考題 第2章 Quartus II開發(fā)軟件 2.1 簡介 2.1.1 圖形用戶界面設(shè)計流程 2.1.2 EDA工具設(shè)計流程 2.1.3 命令行設(shè)計流程 2.1.4 Quartus II軟件的主要設(shè)計特性 2.2 QuartusII軟件安裝 2.2.1 PC機(jī)系統(tǒng)配置 2.2.2 Quartus II軟件的安裝 2.2.3 Quartus II軟件的授權(quán) 2.3 Quartus II軟件的設(shè)計過程 2.4 設(shè)計輸入 2.4.1 創(chuàng)建工程 2.4.2 建立圖形設(shè)計文件 2.4.3 建立文本編輯文件 2.4.4 建立存儲器編輯文件 2.5 設(shè)計項(xiàng)目的編譯 2.5.1 設(shè)計綜合 2. 5 . 2 Quartus II編譯器窗口 2.5.3 編譯器選項(xiàng)設(shè)置 2.5.4 引腳分配 2.5.5 啟動編譯器 2.5.6 查看適配結(jié)果 2.6 設(shè)計項(xiàng)目的仿真驗(yàn)證 2.6.1 創(chuàng)建一個仿真波形文件 2.6.2 設(shè)計仿真 2.6.3 仿真結(jié)果分析 2.7 時序分析 2.7.1 時序分析基本參數(shù) 2.7.2 指定時序要求 2.7.3 完成時序分析 2.7.4 查看時序分析結(jié)果 2.8 器件編程 2.8.1 完成器件編程 2.8.2 編程硬件驅(qū)動安裝 思考題與練習(xí) 第3章 QuartuxsII軟件與第三方工具 3.1 ModelSim軟件的使用 3.1.1 ModelSim軟件的主要結(jié)構(gòu) 3.1.2 ModelSim的簡要使用方法 3.1.3 在ModelSimse中指定Altera的仿真庫 3.2 調(diào)用Synplify Pro綜合工具設(shè)計流程 3.3 ModelSim、Synplify和Quartus II結(jié)合使用的流程 3.4 hdl調(diào)試工具Debussy入門 3.4.1 Debussy簡介 3.4.2 Debussy功能介紹 3.4.3 波形分析 3.4.4 原理圖分析 3.4.5 FSM分析 3.4.6 設(shè)計調(diào)試實(shí)例 3.4.7 FSDB文件的產(chǎn)生 思考題 第二篇 QuartusII的NiosII開發(fā)過程 第4章 SOPCBuilder開發(fā)工具 4.1 簡介 4.1.1 SOPC技術(shù)簡介 4.1.2 SOPCBuilder簡介 4.1.3 SOPCBuilder的功能特點(diǎn) 4.1.4 SOPCBuilder的優(yōu)點(diǎn) 4.2 SOPCBuilder設(shè)計流程 4.3 SOPCBuilder用戶界面 4.3.1 系統(tǒng)元件頁 4.3.2 系統(tǒng)設(shè)置頁 4.3.3 系統(tǒng)生成頁 4.3.4 生成系統(tǒng) 4.3.5 SOPCBuilder菜單命令 思考題 第5章 NiosII嵌入式處理器設(shè)計 5.1 Nios II嵌入式處理器簡介 5.1.1 第一代Nios嵌入式處理器 5.1.2 第二代Nios嵌入式處理器 5.1.3 可配置的軟核嵌入式處理器的優(yōu)勢 5.2 Nios II嵌入式處理器軟、硬件開發(fā)流程簡介 5.2.1 硬件開發(fā)流程 5.2.2 軟件設(shè)計流程 5.3 Nios II嵌入式處理器系統(tǒng)的開發(fā) 5.3.1 開發(fā)工具及開發(fā)板簡介 5.3.2 NiosII集成開發(fā)環(huán)境(ide)簡介 5.3.3 設(shè)計實(shí)例 5.4 Nios II處理器外圍接口 5.5 HAL系統(tǒng)庫 5.5.1 簡介 5.5.2 使用HAL開發(fā)程序 5.6 應(yīng)用示例--電子鐘 5.6.1 系統(tǒng)軟、硬件需求分析 5.6.2 系統(tǒng)軟件 思考題 第三篇 基于QuartusII的ip核設(shè)計 第6章 DSP Builder系統(tǒng)設(shè)計工具 6.1 DSP Builder安裝 6.1.1 軟件要求 6.1.2 dspBuilder軟件的安裝 6.1.3 授權(quán)文件的安裝 6.2 嵌入式DSP計流程 6.2.1 DSP計流程 6.2.2 dspBuilder設(shè)計流程 6.3 DSP Builder設(shè)計過程 6.3.1 創(chuàng)建Simulink設(shè)計模型 6.3.2 Simulink設(shè)計模型仿真 6.3.3 完成RTL級仿真 6.3.4 Simulink模型設(shè)計的綜合與編譯 思考題 第7章 PCI編譯器及PCI兆核函數(shù) 7.1 PCI編譯器簡介 7.2 PCI編譯器的使用 7.2.1 系統(tǒng)要求 7.2.2 設(shè)計流程 7.2.3 獲得并安裝PCI編譯器 7.2.4 PCI兆核函數(shù)設(shè)計應(yīng)用 7.2.5 設(shè)計仿真 7.2.6 設(shè)計編譯 7.2.7 器件編程 7.2.8 安裝授權(quán)文件 第8章 FFT兆核函數(shù) 8.1 FFT兆核函數(shù)簡介 8.2 FFT兆核函數(shù)的應(yīng)用 8.2.1 系統(tǒng)要求 8.2.2 下載并安裝FFT 8.2.3 FFT兆核函數(shù)設(shè)計應(yīng)用 8.2.4 設(shè)計仿真 8.2.5 設(shè)計編譯 8.2.6 器件編程 8.2.7 安裝授權(quán)文件 8.3 FFT兆核函數(shù)規(guī)范 8.3.1 功能描述 8.3.2 FFT處理器引擎結(jié)構(gòu) 8.3.3 I/O數(shù)據(jù)流結(jié)構(gòu) 8.4 Atlantic接口 8.4.1 Atlantic接口功能描述 8.4.2 信號說明 第四篇 設(shè)計進(jìn)階 第9章 LogicLock技術(shù) 9.1 LogicLock技術(shù)簡介 9.2 LogicLock設(shè)計應(yīng)用 9.2.1 建立LogicLock區(qū)域 9.2.2 指定LogicLock區(qū)域的邏輯內(nèi)容 9.2.3 編譯優(yōu)化設(shè)計 9.2.4 導(dǎo)出LogicLock約束 9.2.5 導(dǎo)入LogicLock約束 思考題 第10章 Signal Tap II嵌入式邏輯分析儀的使用 10.1 在設(shè)計中嵌入Signal Tap II邏輯分析儀 10.1. 1 使用STP文件建立嵌入式邏輯分析儀 10.1.2 使用MegaWizard Plug-In Manager建立嵌入式邏輯分析儀 10.1.3 Signal Tap II分析器件編程 10.1.4 查看Signal Tap II采樣數(shù)據(jù) 10.2 在SOPC Builder中使用Signal TapII邏輯分析儀 10.3 在DSP Builder中使用Signal TapII邏輯分析儀 思考題 參考文獻(xiàn)

編輯推薦

微電子技術(shù)的進(jìn)步以及各應(yīng)用領(lǐng)域多樣化的需求,促使集成電路向高速、高集成度、低功耗的系統(tǒng)集成方向發(fā)展。    《基于FPGA的嵌入式系統(tǒng)設(shè)計》(作者任愛鋒、初秀琴、常存、孫肖子)分為四篇。    本書既可作為廣大電子設(shè)計人員的設(shè)計參考和軟件操作手冊,也可作為電子與通信類各專業(yè)EDA設(shè)計方面的教材和參考書。    本書是在孫肖子教授倡導(dǎo)下編寫的。

圖書封面

圖書標(biāo)簽Tags

評論、評分、閱讀與下載


    基于FPGA的嵌入式系統(tǒng)設(shè)計 PDF格式下載


用戶評論 (總計2條)

 
 

  •   非常深入的介紹了Quartus II中的細(xì)節(jié)技術(shù)
  •   對于初學(xué)數(shù)字邏輯電路和QuartusII軟件的來說,還是不錯的參考教材。
 

250萬本中文圖書簡介、評論、評分,PDF格式免費(fèi)下載。 第一圖書網(wǎng) 手機(jī)版

京ICP備13047387號-7