數(shù)字電路與邏輯設計

內容概要

本書系統(tǒng)地介紹了數(shù)字邏輯電路的分析與設計方法、常用集成數(shù)字邏輯電路的功能和應用。主要內容包括: 邏輯代數(shù)基礎、組合邏輯電路、常用組合邏輯電路及MSI組合電路模塊的應用、時序邏輯電路、常用時序邏輯電路及MSI時序電路模塊的應用、可編程邏輯器件、硬件描述語言VHDL、數(shù)/模和模/數(shù)轉換等。    本書側重基本概念、基本方法和實際應用的講述，可作為高等學校電氣信息類有關專業(yè)的教材，也可作為工程技術人員的學習和參考書。

書籍目錄

第一章　邏輯代數(shù)基礎　　1.1　概述　　1.2　邏輯代數(shù)的基本運算和門電路 　1.3　邏輯代數(shù)的公式和規(guī)則　　1.4　邏輯函數(shù)常用的描述方法及相互間的轉換 　1.5　邏輯函數(shù)的化簡　　習題 第二章　組合邏輯電路　　2.1　集成門電路　　2.2　組合邏輯電路的分析和設計　2.3　組合邏輯電路中的競爭-冒險　　習題 第三章　常用組合邏輯電路及MSI組合電路模塊的應用　　3.1　編碼器和譯碼器 　3.2　加法器和比較器　　3.3　數(shù)據(jù)選擇器和數(shù)據(jù)分配器 　習題　第四章　時序邏輯電路 　4.1　時序邏輯電路的結構和特點　4.2　觸發(fā)器 　4.3　時序邏輯電路的分析　　4.4　時序邏輯電路的設計 　習題　第五章　常用時序邏輯電路及MSI時序電路模塊的應用　5.1　計數(shù)器　5.2　寄存器 　5.3　移位寄存器型計數(shù)器　　習題　第六章　可編程邏輯器件 　6.1　概述　　6.2　可編程邏輯器件（PLD）的表示方法和基本結構　6.3　可編程只讀存儲器（PROM）　　6.4　可編程邏輯陣列（PLA） 　6.5　可編程陣列邏輯（PAL）　　6.6　通用陣列邏輯（GAL） 　6.7　早期可編程邏輯器件的應用　　6.8　現(xiàn)場可編程門陣列（FPGA） 　6.9　復雜可編程邏輯器件（CPLD）　　習題　第七章　硬件描述語言VHDL　7.1　VHDL模型的基本結構　　7.2　VHDL的基本元素　　7.3　VHDL的語句 　7.4　VHDL設計實例 　習題　第八章　數(shù)/模和模/數(shù)轉換 　8.1　概述　　8.2　D/A轉換器 　8.3　A/D轉換器（ADC）　　習題　參考文獻

圖書封面

評論、評分、閱讀與下載

---

    數(shù)字電路與邏輯設計 PDF格式下載

---