用ISP器件設(shè)計(jì)現(xiàn)代電路與系統(tǒng)

出版時(shí)間:2002-1  出版社:西安電子科技大學(xué)出版社  作者:劉篤仁  頁(yè)數(shù):314  字?jǐn)?shù):478000  

內(nèi)容概要

本書內(nèi)容包括:現(xiàn)代電路與系統(tǒng)設(shè)計(jì);在系統(tǒng)編程技術(shù)與器件;高密度在系統(tǒng)可編程邏輯器件(ispLSI、ispMACH系列);在系統(tǒng)可編程模擬器件(ispPAC系列);在系統(tǒng)可編程數(shù)字開關(guān)及互聯(lián)器件(ispGDS、ispGDX、ispGDXV系列);在系統(tǒng)編程軟件中用到的ABEL硬件描述語(yǔ)言;在系統(tǒng)編程軟件中用到的VHDL硬件描述語(yǔ)言;在系統(tǒng)編程軟件中用到的Verilog硬件描述語(yǔ)言;新型的邏輯電路與系統(tǒng)設(shè)計(jì)軟件ISP Design EXPERT;模擬電路設(shè)計(jì)軟件PAC-Designer;數(shù)字開關(guān)及互聯(lián)器件設(shè)計(jì)軟件ispGDX開發(fā)系統(tǒng);ISP編程下載電纜、ISP實(shí)驗(yàn)開發(fā)裝置及編程下載;ispLSI、ispGDS、ispGDX及ispPAC等設(shè)計(jì)應(yīng)用實(shí)例。     本書內(nèi)容取材新穎,先進(jìn)實(shí)用,敘述簡(jiǎn)潔,循序漸進(jìn),主要章節(jié)經(jīng)教學(xué)、科研實(shí)踐證明效果很好。本書既可供電子類各專業(yè)本科生、研究生作為教材使用, 也可作為電子類工程技術(shù)人員的自學(xué)參考書。

書籍目錄

前言第1章  現(xiàn)代電路與系統(tǒng)設(shè)計(jì)  1.1  什么是現(xiàn)代電路與系統(tǒng)    1.2  現(xiàn)代電路與系統(tǒng)的設(shè)計(jì)思想      1.3  現(xiàn)代電路與系統(tǒng)的實(shí)現(xiàn)手段  1.4  現(xiàn)代電路與系統(tǒng)的設(shè)計(jì)流程  第2章  ISP技術(shù)及其器件    2.1  ISP技術(shù)    2.2  ISP器件    2.3  ISP的實(shí)現(xiàn)  第3章  高密度在系統(tǒng)可編程邏輯器件    3.1  ispLSI1000/E系列(1k系列)  3.2  ispLSI2000系列(2k系列)    3.3  ispLSI3000系列(3k系列)    3.4  ispLSI5000V系列(5k系列)  3.5  ispLSI6000系列(6k系列)  3.6  ispLSI8000/V系列(8k系列)  3.7  ispMACHTM4A系列  第4章  在系統(tǒng)可編程模擬器件    4.1  ispPAC10  4.2  ispPAC20  4.3  ispPAC30  4.4  ispPAC80  第5章  在系統(tǒng)可編程數(shù)字開關(guān)及互聯(lián)器件  5.1  ispGDS系列器件介紹  5.2  ispGDS器件的優(yōu)點(diǎn)及編程步驟  5.3  ispGDS的特性與指標(biāo)  5.4  ispGDX、ispGDXV系列器件    第6章  在系統(tǒng)編程開發(fā)軟件中用到的ABEL-HDL    6.1  ABEL-HDL源文件格式      6.2  編寫源文件預(yù)備知識(shí)  6.3  ABEL-HDL源文件的編寫第7章  在系統(tǒng)編程開發(fā)軟件中用到的VHDL    7.1  VHDL語(yǔ)言的源文件結(jié)構(gòu)  7.2  編寫VHDL源文件預(yù)備知識(shí)  7.3  VHDL的層次化設(shè)計(jì)及ISP中的VHDL  第8章  在系統(tǒng)編程開發(fā)軟件中用到的Verilog  HDL      8.1  Verilog語(yǔ)言的源文件結(jié)構(gòu)    8.2  編寫Verilog源文件預(yù)備知識(shí)  8.3  Verilog的建模    8.4  Verilog的層次化設(shè)計(jì)及ISP中的Verilog第9章  ISP  Design  EXPERT開發(fā)軟件  9.1  概述    9.2  原理圖輸入法  9.3  編譯與仿真  9.4  ABEL語(yǔ)言與原理圖混合輸入法  9.5  VHDL輸入和Verilog  HDL輸入  9.6  另一種仿真工具M(jìn)odelSim的使用  9.7  一些問題的進(jìn)一步說明第10章  在系統(tǒng)可編程模擬器件(ispPAC)的開發(fā)設(shè)計(jì)軟件  10.1  原理圖輸入時(shí)ispPAC的內(nèi)部可組態(tài)電路    10.2  ispPAC的編程設(shè)計(jì)組態(tài)    10.3  PAC-Designer開發(fā)軟件的使用  10.4  ispPAC80/81器件的開發(fā)設(shè)計(jì)第11章  ispGDX開發(fā)系統(tǒng)  11.1  GDF文件的語(yǔ)法  11.2  ispGDX開發(fā)系統(tǒng)  第12章  ISP  DOWNLOADTM下載電纜、ISP實(shí)驗(yàn)開發(fā)裝置及編程下載  12.1  ISP  DOWNLOADTM下載電纜  12.2  ISP實(shí)驗(yàn)與開發(fā)裝置  12.3  在系統(tǒng)編程的方法與編程下載  第13章  設(shè)計(jì)應(yīng)用實(shí)例    13.1  ispLSI設(shè)計(jì)實(shí)例  13.2  ispGDX設(shè)計(jì)實(shí)例    13.3  ispPAC設(shè)計(jì)實(shí)例    13.4  系統(tǒng)設(shè)計(jì)與實(shí)驗(yàn)驗(yàn)證  參考文獻(xiàn)

圖書封面

評(píng)論、評(píng)分、閱讀與下載


    用ISP器件設(shè)計(jì)現(xiàn)代電路與系統(tǒng) PDF格式下載


用戶評(píng)論 (總計(jì)2條)

 
 

  •   書還可以,比較適合入門的使用。不過我現(xiàn)在不用lattice的了,改用altera.
  •   書很不錯(cuò)??!是很有幫助的書!
 

250萬(wàn)本中文圖書簡(jiǎn)介、評(píng)論、評(píng)分,PDF格式免費(fèi)下載。 第一圖書網(wǎng) 手機(jī)版

京ICP備13047387號(hào)-7