數(shù)字電子技術(shù)

內(nèi)容概要

為適應(yīng)電子信息時(shí)代的新形勢(shì)，本書(shū)在第一版的基礎(chǔ)上，經(jīng)過(guò)教學(xué)改革與實(shí)踐，對(duì)內(nèi)容做了較大的修改，精選了傳統(tǒng)數(shù)字技術(shù)中有應(yīng)用價(jià)值的內(nèi)容，引入了現(xiàn)代新型邏輯器件、新技術(shù)及新的分析與設(shè)計(jì)方法，如ispPLD器件及其編程設(shè)計(jì)、VHDL語(yǔ)言等。通過(guò)大量的分析、設(shè)計(jì)和應(yīng)用舉例，突出理論聯(lián)系實(shí)際，學(xué)以致用。    本書(shū)可作為高等學(xué)校電氣類、信息工程類（包括原電子類、自動(dòng)化等）、計(jì)算機(jī)等專業(yè)的教材，也可供從事電子技術(shù)工作的工程技術(shù)人員參考。

書(shū)籍目錄

緒論第1章 數(shù)字邏輯基礎(chǔ)　　1.1 數(shù)制和碼　　1.2 邏輯代數(shù)基礎(chǔ)　　習(xí)題第2章 數(shù)字電路基礎(chǔ)　　2.1 半導(dǎo)體的基礎(chǔ)知識(shí)　　2.2 半導(dǎo)體二極管　　2.3 特殊二極管　　2.4 半導(dǎo)體三極管　　2.5 場(chǎng)效應(yīng)管　　2.6 分立元件邏輯門(mén)電路舉例　　習(xí)題第3章 集成邏輯門(mén)　　3.1 常用集成邏輯門(mén)的類型　　3.2 TTL門(mén)舉例及其系列簡(jiǎn)介　　3.3 CMOS門(mén)電路　　3.4 TTL與CMOS電路接口　　習(xí)題第4章 組合邏輯電路　　4.1 組合邏輯電路的基本特點(diǎn)及其邏輯功能的表示方法　　4.2 組合邏輯電路的分析　　4.3 組合邏輯電路的設(shè)計(jì)　　4.4 實(shí)用組合邏輯電路功能器件及其應(yīng)用　　4.5 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)　　習(xí)題第5章 觸發(fā)器　　5.1 觸發(fā)器的特點(diǎn)和邏輯功能的描述方法　　5.2 基本RS觸發(fā)器　　5.3 鐘控觸發(fā)器的邏輯功能分類及轉(zhuǎn)換　　5.4 鐘控觸發(fā)器的觸發(fā)方式　　5.5 集成觸發(fā)器及其其余輸入端的應(yīng)用　　5.6 集成觸發(fā)器的脈沖工作特性及主要參數(shù)　　習(xí)題第6章 時(shí)序邏輯電路　　6.1 概述　　6.2 時(shí)序邏輯電路的分析　　6.3 常用時(shí)序邏輯電路功能器件及其應(yīng)用　　6.4 同步時(shí)序邏輯電路的設(shè)計(jì)　　習(xí)題第7章 半導(dǎo)體存儲(chǔ)器　　7.1 半導(dǎo)體存儲(chǔ)器的功能、分類和主要技術(shù)指標(biāo)　　7.2 只讀存儲(chǔ)器（ROM）　　7.3 隨機(jī)存取存儲(chǔ)器（RAM）　　7.4 半導(dǎo)體存儲(chǔ)器容量的擴(kuò)展方法　　習(xí)題第8章 可編程邏輯器件及其編程技術(shù)　　8.1 可編程邏輯器件及EDA技術(shù)發(fā)展概況　　8.2 可編程邏輯器件的分類　　8.3 陣列型可編程邏輯器件（PLD）　　8.4 單元型可編程邏輯器件（FPGA）　　8.5 可編程邏輯器件的編程設(shè)計(jì)　　8.6 硬件描述語(yǔ)言（VHDL）　　習(xí)題第9章 脈沖波形的產(chǎn)生與變換　　9.1 矩形脈沖　　9.2 555定時(shí)器　　9.3 多諧振蕩器　　9.4 施密特觸發(fā)器　　9.5 單穩(wěn)態(tài)觸發(fā)器　　習(xí)題第10章 數(shù)/模和模/數(shù)轉(zhuǎn)換器　　10.1 概述　　10.2 數(shù)/模轉(zhuǎn)換器（DAC）　　10.3 模/數(shù)轉(zhuǎn)換器（ADC）　　習(xí)題附錄　MAX+plusⅡ使用簡(jiǎn)介部分習(xí)題參考答案參考文獻(xiàn)

圖書(shū)封面

圖書(shū)標(biāo)簽Tags

無(wú)

評(píng)論、評(píng)分、閱讀與下載

---

    數(shù)字電子技術(shù) PDF格式下載

---