計算機電子電路技術(shù)

內(nèi)容概要

本書系按電子工業(yè)部《1996—2000年全國電子信息類專業(yè)教材編審出版規(guī)劃》，由計算機教學指導委員會編審、推薦出版。     本書內(nèi)容包括：數(shù)制與編碼、邏輯代數(shù)與邏輯函數(shù)化簡、集成邏輯門電路、組合邏輯電路、觸發(fā)器、時序邏輯電路、脈沖產(chǎn)生電路、模數(shù)和數(shù)模轉(zhuǎn)換電路、可編程邏輯電路。     本書在編寫時力求精選內(nèi)容，深入淺出，圖文并茂，便于閱讀。每章均有適量的例題和習題。本書和《計算機電子電路技術(shù)——電路與模擬電子部分》配套使用，也可單獨選用。     本書適用于高等學校計算機科學及其應(yīng)用專業(yè)本科生、?？粕策m用于其他電類專業(yè)的大學生，也可供從事相關(guān)專業(yè)的工程技術(shù)人員和科研人員參考。

書籍目錄

引言 第1章 數(shù)制與編碼 1.1 數(shù)制  1.1.1 計數(shù)體制   1.1.2 不同數(shù)制間的轉(zhuǎn)換 1.2 編碼  1.2.1 二進制編碼  1.2.2 二—十進制編碼  1.2.3 可靠性編碼  1.2.4 文字符號碼（字符代碼） 習題  第2章 邏輯代數(shù)與邏輯函數(shù)化簡 2.1 邏輯代數(shù)  2.1.1 邏輯代數(shù)、邏輯變量  2.1.2 邏輯函數(shù) 2.2 基本邏輯運算  2.2.1 與運算  2.2.2 或運算  2.2.3 非運算  2.2.4 導出邏輯  2.2.5 正邏輯與負邏輯 2.3 邏輯代數(shù)的基本定律和基本規(guī)則  2.3.1 邏輯函數(shù)的相等  2.3.2 邏輯代數(shù)的基本定律  2.3.3 邏輯代數(shù)的基本規(guī)則 2.4 邏輯函數(shù)的代數(shù)法化簡   2.4.1 化簡的意義和最簡的概念  2.4.2 代數(shù)法化簡  2.4.3 邏輯函數(shù)的轉(zhuǎn)換 2.5 邏輯函數(shù)的卡諾圖法化簡  2.5.1 卡諾圖化簡的基本原理  2.5.2 邏輯函數(shù)的標準式——最小項表達式  2.5.3 用卡諾圖表示邏輯函數(shù)  2.5.4 利用卡諾圖化簡邏輯函數(shù)  2.5.5 其它函數(shù)形式的卡諾圖化簡  2.5.6 具有“約束”的邏輯函數(shù)的化簡  習題 第3章 集成邏輯門電路 3.1 概述 3.2 TTL與非門  3.2.1 TTL與非門的典型電路 及工作原理   3.2.2 TTL與非門的特性與主要參數(shù)   3.2.3 改進型TTL與非門  3.2.4 OC門及三態(tài)門 3.3 ECL電路及I2L電路的特點 3.4 CMOS電路   3.4.1 概述   3.4.2 CMOS反相器   3.4.3 CMOS門電路舉例  3.5 集成邏輯門電路的使用  3.5.1 產(chǎn)品挑選  3.5.2 某些注意事項 習題 第4章 組合邏輯電路 4.1 概述  4.2 組合電路的分析 4.3 組合電路的設(shè)計   4.3.1 設(shè)計步驟   4.3.2 由真值表寫出表達式   4.3.3 設(shè)計舉例  4.4 集成全加器  4.4.1 多位二進制數(shù)加法器   4.4.2 多位二進制數(shù)減法器   4.4.3 二—十進制（BCD碼）加法器  4.5 編碼器與譯碼器  4.5.1 編碼器（Encoder）    4.5.2 譯碼器（Decoder）  4.6 數(shù)據(jù)分配器與數(shù)據(jù)選擇器   4.6.1 數(shù)據(jù)分配器（Demultiplexer）    4.6.2 數(shù)據(jù)選擇器（Multiplexer）   4.7 數(shù)字比較器  4.7.1 一位數(shù)字比較器   4.7.2 集成比較器  4.7.3 集成比較器功能的擴展  4.8 組合邏輯電路中的競爭冒險  4.8.1 競爭現(xiàn)象（Race）   4.8.2 冒險現(xiàn)象（Hazard）   4.8.3 冒險現(xiàn)象的判別  4.8.4 消除競爭冒險的方法  習題 第5章 觸發(fā)器 ……第6章 時序邏輯電路第7章 脈沖產(chǎn)生電路和變換電路第8章 數(shù)/模和模/數(shù)轉(zhuǎn)換器第9章 大規(guī)模集成電路參考文獻

圖書封面

圖書標簽Tags

無

評論、評分、閱讀與下載

---

    計算機電子電路技術(shù) PDF格式下載

---