在系統(tǒng)可編程技術(shù)及其器件原理與應(yīng)用

內(nèi)容概要

本書內(nèi)容包括：可編程邏輯器件的表示法、基本結(jié)構(gòu)；可編程陣列邏輯器件；低密度邏輯器件及其編程；ISP技術(shù)與ISP器件，高密度可編程邏輯器件；在系統(tǒng)可編程數(shù)字開關(guān)及互聯(lián)器件；在系統(tǒng)編程軟件應(yīng)用基礎(chǔ)；ISP技術(shù)普通應(yīng)用軟件pDS：ISP技術(shù)高級應(yīng)用軟件ISP Synario System；全新設(shè)計軟件工具VHDL；在系統(tǒng)可編程實驗板；在系統(tǒng)可編程設(shè)計應(yīng)用；附錄。    本書內(nèi)容取材新穎，理論聯(lián)系實際，主要章節(jié)經(jīng)教學、科研實踐證明效果很好，既可供電子類各專業(yè)本科生、研究生作為教材，也可作為電子類工程技術(shù)人員的自學參考書。

書籍目錄

前言第一章 可編程邏輯器件的表示法、基本結(jié)構(gòu)　1.1 PLD的電路表示法　1.2 PLD器件的基本結(jié)構(gòu)第二章 可編程陣列邏輯器件　2.1 PAL的輸出和反饋結(jié)構(gòu)　2.2 PAL器件產(chǎn)品簡介　2.3 PAL器件的優(yōu)、缺點　2.4 PAL器件的開發(fā)第三章 低密度可編程邏輯器件GAL及其編程　3.1 GAL的基本結(jié)構(gòu)　　3.1.1 普通型GAL　　3.1.2 新一代FPLA型GAL器件　3.2 GAL 產(chǎn)品簡介及其特點　　3.2.1 GAL 產(chǎn)品簡介　　3.2.2 GAL 的性能特點　3.3 可編程邏輯器件的編程　　3.3.1 GAL 的編程　　3.3.2 高級通用型開發(fā)軟件ABEL　3.4 GAL 設(shè)計實習　　3.4.1 可逆計數(shù)器的設(shè)計　　3.4.2 6位通用移位寄存器設(shè)計　　3.4.3 汽車拐彎信號為控制系統(tǒng)設(shè)計第四章 ISP技術(shù)與ISP器件　4.1 ISP 技術(shù)　　4.1.1 ISP 發(fā)展的動力　　4.1.2 ISP 有得于設(shè)計　　4.1.3 ISP 有得于制造　　4.1.4 ISP 應(yīng)用前景廣闊　　4.1.5 ISP 利用了先進的ECMOS工藝　　4.1.6 ISP 優(yōu)越性總結(jié)　　4.1.7 ISP 的未來　4.2 ISP 器件　　4.2.1 六大系列　　4.2.2 ISP 器件結(jié)構(gòu)　4.3 ISP 的實現(xiàn)、多路編程平臺與開發(fā)工具　　4.3.1 ISP 的實現(xiàn)　　4.3.2 多路編程平臺　　4.3.3 開發(fā)工具第五章 高密度可編程邏輯器件　5.1 高密度在系統(tǒng)可編程邏輯器件基礎(chǔ)　　5.1.1 Lattice的ispLSI和pLSI系列概況　　5.1.2 ispLSI和pLSI的結(jié)構(gòu)　5.2 ispLIS及pLSI系列簡介　　5.2.1 1000和1000E系列簡介　　5.2.2 2000/V系列簡介　　5.2.3 3000系列簡介　　5.2.4 6000系列簡介第六章 在系統(tǒng)可編程數(shù)字開關(guān)GDS及互聯(lián)器件GDX　6.1 ispGDS系列器件介紹　6.2 ispGDS器件的使用　6.3 ispGDS器件的開發(fā)　6.4 ispGDS器件應(yīng)用實例　6.5 ispGDX系列簡介第七章 在系統(tǒng)編輯軟件應(yīng)用基礎(chǔ)　7.1 邏輯電路的描述　7.2 源文件的編寫　　7.2.1 ABEL源文件格式　　7.2.2 pDS源文件格式　7.3 宏器件及其調(diào)用　　7.3.1 pDS的宏　　7.3.2 ISP Synario System的宏第八章 ISP技術(shù)普通應(yīng)用軟件pDS　8.1 pDS軟件操作　　8.1.1 設(shè)計開始　　8.1.2 設(shè)計輸入　　8.1.3 設(shè)計檢驗　　8.1.4 設(shè)計布線　　8.1.5 熔絲圖生成　　8.1.6 器件編程　8.2 未加密與加密后器件中信息讀出　　8.2.1 未加密器件中信息的讀出　　8.2.2 加密和器件并進行檢查　8.3 組合電路的設(shè)計　8.4 時序邏輯電路設(shè)計　　8.4.1 4 bit二進制計數(shù)器設(shè)計　　8.4.2 可變模計數(shù)器設(shè)計第九章 ISP技術(shù)高級應(yīng)用軟件ISP Synario System　9.1 概述　9.2 原理圖輸入法　9.3 編譯與仿真　9.4 ABEL語言與原理圖混合輸入法　9.5 后續(xù)第十章 全新設(shè)計軟件工具VHDL　10.1 概述　10.2 VHDL的結(jié)構(gòu)和句法　　10.2.1 VHDL設(shè)計描述的結(jié)構(gòu)　　10.2.2 VHDL設(shè)計描述的句法　　10.2.3 行為級描述中的寄存器、復(fù)位、鎖存器　10.3 VHDL的層次化設(shè)計　10.4 CPLD優(yōu)化　10.5 VHDL設(shè)計流圖第十一章 在系統(tǒng)可編程實驗板　11.1 復(fù)旦大學和上海Lattice公司聯(lián)合開發(fā)的實驗板　　11.1.1 在系統(tǒng)可編程邏輯器件實驗板　　11.1.2 實驗板實驗功能　11.2 東南大學ISP數(shù)字系統(tǒng)實驗板　　11.2.1 實驗板的結(jié)構(gòu)　　11.2.2 實驗板的特點　　11.2.3 實驗內(nèi)容　11.3 西安電子科技大學ISP數(shù)字系統(tǒng)實驗板第十二章 在系統(tǒng)可編程設(shè)計應(yīng)用　12.1 設(shè)計實習　　12.1.1 鐵路公路十字口交通控制電路設(shè)計與實現(xiàn)　　12.1.2 公路十字路口交通控制電路設(shè)計與實現(xiàn)　　12.1.3 移位型控制器的設(shè)計與實現(xiàn)　　12.1.4 搶答器的設(shè)計與實現(xiàn)　　12.1.5 數(shù)字頻率設(shè)計的設(shè)計與實現(xiàn)　12.2 設(shè)計思路　　12.2.1 組態(tài)的存儲器控制器　　12.2.2 用ispLSI和pLSI實現(xiàn)多路系統(tǒng)的功能　　12.2.3 編譯多級PLDs進入ispLSI和pLSI器件　12.3 設(shè)計有關(guān)問題　　12.3.1 用戶電子鑒名的使用　　12.3.2 阻塞保護問題　　12.3.3 關(guān)于亞穩(wěn)定性附錄Ⅰ Lattice ISP系統(tǒng)宏的有關(guān)定義及主義附錄Ⅱ Lattice ISP系列器件規(guī)格參考文獻

圖書封面

評論、評分、閱讀與下載

---

    在系統(tǒng)可編程技術(shù)及其器件原理與應(yīng)用 PDF格式下載

---