數(shù)字邏輯電路

內(nèi)容概要

內(nèi)容提要
本書是全國高等院校應(yīng)用電子技術(shù)和相近電子類專業(yè)的規(guī)劃教材。全書共八章。主要內(nèi)容包括：數(shù)制與
編碼、邏輯代數(shù)與邏輯門、組合邏輯電路、集成觸發(fā)器、同步時序電路、中大規(guī)模集成電路，A/D與D/A轉(zhuǎn)換
及脈沖電路等內(nèi)容。
本書是在長期教學(xué)實踐基礎(chǔ)上編寫的，著重介紹了數(shù)字電路和脈沖電路的基本概念、基本原理和基本的
分析方法。為了幫助讀者理解和掌握基本內(nèi)容，各章均附有一定數(shù)量的應(yīng)用實例和練習(xí)題。
本書可供高等院校應(yīng)用電子技術(shù)和相近電子類專業(yè)作為脈沖數(shù)字電路課程的教材，也可作為夜大、電大、
職大等電類專業(yè)的教材，并可供有關(guān)工程技術(shù)人員學(xué)習(xí)和參考。

書籍目錄

目錄
第1章 數(shù)制與編碼
1.1 進位計數(shù)制
1.1.1 十進計數(shù)制
1.1.2 二進計數(shù)制
1.1.3 八進計數(shù)制和十六進計數(shù)制
1.2 不同進位制數(shù)之間的轉(zhuǎn)換
1.2.1 二進制數(shù)轉(zhuǎn)換成十進制數(shù)
1.2.2 十進制數(shù)轉(zhuǎn)換成二進制數(shù)
1.2.3 二進制數(shù)與八進制、十六進制數(shù)之間的轉(zhuǎn)換
1.3 二進制數(shù)的算術(shù)運算
1.3.1 二進制數(shù)加法運算
1.3.2 二進制數(shù)減法運算
1.3.3 二進制數(shù)乘法運算
1.3.4 二進制數(shù)除法運算
1.4 二進制編碼的十進制數(shù)（10BCD編碼）
1.4.1 有權(quán)BCD編碼
1.4.2 無權(quán)BCD碼
1.4.3 BCD碼的加減運算
習(xí)題
第2章 邏輯代數(shù)與邏輯門
2.1 邏輯代數(shù)的基本運算
2.1.1 或運算及或門
2.1.2 與運算及與門
2.1.3 非運算及非門
2.2 邏輯代數(shù)的基本定律及規(guī)則
2.2.1 邏輯函數(shù)的相等
2.2.2 邏輯代數(shù)的基本定律
2.2.3 邏輯代數(shù)的三個規(guī)則
2.2.4 幾個常用公式
2.2.5 用代數(shù)法簡化邏輯函數(shù)
2.3 復(fù)合門電路的邏輯功能
2.3.1 與非邏輯及或非邏輯
2.3.2 與或非邏輯
2.3.3 異或邏輯及同或邏輯
2.4 邏輯函數(shù)的兩種標準表達式
2.4.1 邏輯函數(shù)的與或表達式及或與表達式
2.4.2 最小項表達式
2.4.3 最大項表達式
2.4.4 最小項與最大項之間的關(guān)系
2.5 卡諾圖及邏輯函數(shù)的簡化
2.5.1 邏輯函數(shù)的卡諾圖
2.5.2 卡諾圖的簡化規(guī)劃
2.5.3 利用卡諾圖簡化邏輯函數(shù)
2.6 常用的集成邏輯門
2.6.1 正邏輯與負邏輯
2.6.2 TTL集成與非門
2.6.3 集電極開路（47OC）門
2.6.4 三態(tài)輸出TTL與非門
2.6.5 MOS集成邏輯門
2.6.6 集成邏輯門型號的命名
習(xí)題
第3章 組合邏輯電路
3.1 組合邏輯電路的分析
3.1.1 邏輯代數(shù)法
3.1.2 符號置換法
3.2 常用組合邏輯電路的分析
3.2.1 譯碼器
3.2.2 編碼器
3.2.3 數(shù)據(jù)選擇器
3.2.4 多路分配器
3.2.5 全加器
3.3 組合邏輯電路的設(shè)計
3.3.1 運算電路設(shè)計
3.3.2 代碼轉(zhuǎn)換電路設(shè)計
3.3.3 譯碼電路設(shè)計
3.3.4 檢驗電路設(shè)計
3.3.5 比較電路設(shè)計
3.3.6 用數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)
3.4 組合邏輯電路的冒險現(xiàn)象
3.4.1 邏輯冒險
3.4.2 功能冒險
3.4.3 競爭冒險的消除方法
習(xí)題
第4章 集成觸發(fā)器
4.1 基本RS觸發(fā)器
4.1.1 基本RS觸發(fā)器電路組成和工作原理
4.1.2 基本RS觸發(fā)器功能描述
4.2 鐘控觸發(fā)器
4.2.1 鐘控RS觸發(fā)器
4.2.2 鐘控D觸發(fā)器
4.2.3 鐘控JK觸發(fā)器
4.2.4 鐘控T觸發(fā)器和T′觸發(fā)器
4.2.5 電位觸發(fā)方式的工作特性
4.3 主從觸發(fā)器
4.3.1 主從觸發(fā)器基本原理
4.3.2 主從JK觸發(fā)器的一次翻轉(zhuǎn)現(xiàn)象
4.3.3 集成JK觸發(fā)器
4.4 邊沿觸發(fā)器
4.4.1 維持－阻塞D觸發(fā)器
4.4.2 集成D觸發(fā)器
習(xí)題
第5章 同步時序電路
5.1 時序電路和它的表示法
5.2 狀態(tài)轉(zhuǎn)移圖的狀態(tài)轉(zhuǎn)移表
5.3 同步時序電路的分析
5.3.1 同步時序電路的特點
5.3.2 同步時序電路的分析
5.3.3 典型同步時序電路的分析
5.4 同步時序電路的設(shè)計
5.4.1 設(shè)計方法與步驟
5.4.2 狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表的形成
5.4.3 狀態(tài)簡化
5.4.4 狀態(tài)分配
5.4.5 觸發(fā)器選型、確定激勵函數(shù)和輸出函數(shù)
5.4.6 畫邏輯電路圖
5.4.7 多余狀態(tài)檢查
5.4.8 設(shè)計舉例
習(xí)題
第6章 中大規(guī)模集成電路
6.1 編碼器及譯碼器
6.1.1 編碼器
6.1.2 譯碼器
6. 2數(shù)據(jù)選擇器
6. 3奇偶校驗電路
6.4 計數(shù)器
6.4.1 同步二進制計數(shù)器
6.4.2 同步十進制計數(shù)器
6.5 移位寄存器
6.5.1 串行輸入并行輸出移位寄存器
6.5.2 雙向移位寄存器
6.6 隨機存取存貯器（177RAM）
6.6.1 基本結(jié)構(gòu)
6.6.2 六管靜態(tài)存貯單元
6.6.3 片選和讀寫控制電路
6.6.4 存貯容量的擴展
6.6.5 靜態(tài)RAM2114
6.7 只讀存貯器ROM
6.7.1 只讀存貯器的結(jié)構(gòu)和原理
6.7.2 用ROM實現(xiàn)組合邏輯的設(shè)計
6.7.3 可編程ROM
6.8 可編程序邏輯陣列PLA
6.8.1 組合PLA
6.8.2 時序可編程邏輯陣列
習(xí)題
第7章 A/D與D/A轉(zhuǎn)換器
7.1 概述
7.2 D/A轉(zhuǎn)換器
7.2.1 權(quán)電阻D/A轉(zhuǎn)換器
7.2.2 R－2R梯形D/A轉(zhuǎn)換器
7.2.3 倒梯形D/A轉(zhuǎn)換器
7.2.4 D/A轉(zhuǎn)換器的主要技術(shù)指標
7.2.5 模擬電子開頭
7.2.6 集成D/A轉(zhuǎn)換器
7.3 A/D轉(zhuǎn)換器
7.3.1 采樣/保持和A/D轉(zhuǎn)換的基本概念
7.3.2 并行A/D轉(zhuǎn)換器
7.3.3 逐次逼近A/D轉(zhuǎn)換器
7.3.4 雙積分型A/D轉(zhuǎn)換器
7.3.5 A/D轉(zhuǎn)換器的主要技術(shù)指標
7.3.6 集成A/D轉(zhuǎn)換器（ADC0808/9）
習(xí)題
第8章 脈沖電路
8.1 單穩(wěn)態(tài)觸發(fā)器
8.1.1 555定時器
8.1.2 微分型單穩(wěn)態(tài)觸發(fā)器
8.1.3 集成單穩(wěn)態(tài)觸發(fā)器
8.1.4 由555定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
8.1.5 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
8.2 多諧振蕩器
8.2.1 CMOS多諧振蕩器
8.2.2 石英晶體振蕩器
8.2.3 由555定時器構(gòu)成的多諧振蕩器
8.3 施密特觸發(fā)器
8.3.1 由與非門組成的施密特觸發(fā)器
8.3.2 回差可調(diào)的施密特觸發(fā)器
8.3.3 集成施密特觸發(fā)器
8.3.4 由555定時器構(gòu)成的施密特觸發(fā)器
8.3.5 施密特觸發(fā)器的應(yīng)用
習(xí)題
參考文獻

圖書封面

圖書標簽Tags

無

評論、評分、閱讀與下載

---

    數(shù)字邏輯電路 PDF格式下載

---