EDA技術(shù)與實驗

內(nèi)容概要

本書共分9章，分別介紹了Ahera公司迄今為止最新器件的結(jié)構(gòu)、Ahera公司沒計套件Quartus Ⅱ 7.0和基于NiosⅡ的SOPC系統(tǒng)構(gòu)建方法，給出了基于臺灣友晶公司DE2和康芯公司GW48實驗板的設(shè)計實例。第4章從實例人手，介紹了Verilog語言常用的命令及語法結(jié)構(gòu)。第5章給出了HDL編碼優(yōu)化方法和編碼規(guī)范。第6章的DSP硬件實現(xiàn)算法和第9章的FPGA工程應(yīng)用實例來源于作者及所在的課題組多年來的工程實際開發(fā)項目。    本書總結(jié)了近幾年FPGA開發(fā)設(shè)計的經(jīng)驗，力求給出FPGA設(shè)計的一些較高級設(shè)計技巧和實用的設(shè)計方法，使設(shè)計人員和學(xué)生在科研開發(fā)、畢業(yè)設(shè)計及電子競賽中獲得啟發(fā)和幫助。

書籍目錄

第1章　概述  1.1  EDA技術(shù)的發(fā)展    1.1.1  EDA技術(shù)的基本特征    1.1.2  EDA技術(shù)的發(fā)展  1.2　嵌入式系統(tǒng)簡介    1.2.1　嵌入式系統(tǒng)定義    1.2.2　嵌入式系統(tǒng)分類　1.3  IP核  1.4  SOPC技術(shù)第2章  Ahera公司可編程邏輯器件簡介  2.1  CycloneⅡ器件  2.2  Cyclone Ⅲ器件  2.3  Stratix Ⅲ器件第3章  Quartus Ⅱ  3.1  Quartus Ⅱ軟件介紹    3.1.1  QuartusⅡ的主要功能    3.1.2  QuartusⅡ的設(shè)計流程  3.2  DE2介紹    3.2.1  DE2開發(fā)平臺    3.2.2  DE2控制面板  3.3　應(yīng)用實例一：4位加法器  3.4　應(yīng)用實例二：正弦信號發(fā)生器    3.4.1　頂層VHDL文件設(shè)計    3.4.2　正弦信號數(shù)據(jù)ROM定制  3.5　應(yīng)用實例三：VGA顯示及SRAM讀寫實例第4章　Verilog語言  4.1  Verilog概述    4.1.1  Verilog HDL簡介    4.1.2  Verilog HDL語言的特點    4.1.3  Verilog HDL的描述風(fēng)格  4.2  Verilog HDL結(jié)構(gòu)  4.3　運算符  4.4　數(shù)據(jù)選擇器  4.5　編碼器和譯碼器  4.6　數(shù)字相關(guān)器  4.7　計數(shù)器  4.8　狀態(tài)機第5章　HDL編碼指南  5.1　概述  5.2　基本編碼方法  5.3　可移植性編碼  5.4　時鐘和Reset信號設(shè)計指南  5.5　可綜合性編碼  5.6　可綜合劃分第6章　DSP硬件算法實現(xiàn)  6.1　數(shù)字濾波算法FPGA實現(xiàn)    6.1.1  FIR濾波器    6.1.2  IIR濾波器    6.1.3  FIR及IIR數(shù)字濾波器實現(xiàn)  6.2  FFT和DCT變換    6.2.1  FFl　算法    6.2.2  DCT變換的FPGA實現(xiàn)  6.3　雙模式CORDIC算法的FPGA實現(xiàn)    6.3.1  CORDIC算法簡介    6.3.2  CORDIC算法原理    6.3.3  CORDIC算法的FPGA實現(xiàn)    6.3.4　仿真結(jié)果與分析  6.4　全數(shù)字鎖相環(huán)（DPLL）FPGA實現(xiàn)    6.4.1　數(shù)字鎖相環(huán)簡介    6.4.2　數(shù)字鎖相環(huán)原理    6.4.3　數(shù)字鎖相環(huán)的實現(xiàn)  6.5  CRC校驗    6.5.1  CRC校驗碼原理    6.5.2  CRC校驗碼編碼    6.5.3  CRC校驗碼的Verilgo實現(xiàn)第7章　基于Nios Ⅱ的SOPC系統(tǒng)  7.1  SOPC簡介  7.2  Nios Ⅱ嵌入式軟核處理器    7.2.1  NiosⅡ處理器特性    7.2.2　可配置軟核處理器  7.3  Nios Ⅱ處理器架構(gòu)    7.3.1  寄存器文件    7.3.2  ALU算術(shù)邏輯單元    7.3.3  異?？刂破骱椭袛嗫刂破?   7.3.4  存儲器和I／O組織  7.4  Avalon存儲器映射橋接器第8章　NiosⅡ系統(tǒng)設(shè)計實驗  8.1　NiosⅡ系統(tǒng)設(shè)計所需要的開發(fā)工具  8.2　開發(fā)平臺及工具簡要介紹  8.3　設(shè)計實例一：點亮7段LED數(shù)碼管  8.4　設(shè)計實例二：自定義PWM組件設(shè)計第9章　FPGA工程應(yīng)用實例  9.1　數(shù)據(jù)采集與濾波系統(tǒng)  9.2　電機控制器模塊設(shè)計    9.2.1　SPWM技術(shù)    9.2.2　SPWM技術(shù)的FPGA實現(xiàn)    9.2.3　數(shù)字PID控制模塊設(shè)計  9.3　DDS設(shè)計計  　9.3.1　 DDS技術(shù)原理    9.3.2 　DDS模塊的1WGA實現(xiàn)  9.4　圖像處理算法設(shè)計    9.4.1　數(shù)字圖像采集FPGA實現(xiàn)    9.4.2　3×3中值濾波算法的FPGA實現(xiàn)    9.4.3　簡單圖像增強算法的FPGA實現(xiàn)  9.5　ModelSim仿真實驗：三角波發(fā)生器附錄  附錄1  GW48教學(xué)實驗系統(tǒng)簡介  附錄2  DE2實驗板引腳對照表  附錄3  Xinlinx公司FPGA器件配置電路  附錄4  Altera公司FPGA配置電路原理圖參考文獻

章節(jié)摘錄

　　第1章　概述　　內(nèi)容提要　　本章主要介紹EDA技術(shù)的發(fā)展概況，可編程邏輯器件的發(fā)展概況，PLD和其他技術(shù)的比較，硬件描述語言，EDA與傳統(tǒng)電子設(shè)計方法的比較，IP核的概念。通過本章的學(xué)習(xí)，使大家對EDA技術(shù)有一個初步的了解?！　?.1 EDA技術(shù)的發(fā)展　　電子設(shè)計技術(shù)的核心就是EDA技術(shù)，EDA是指以計算機為工作平臺，融合應(yīng)用電子技術(shù)、計算機技術(shù)、智能化技術(shù)最新成果而研制成的電子CAD通用軟件包，主要能輔助進行三方面的設(shè)計工作，即IC設(shè)計、電子電路設(shè)計和PCB設(shè)計。EDA技術(shù)已有30多年的發(fā)展歷程，大致可分為三個階段。20世紀70年代為計算機輔助設(shè)計（CAD）階段，人們開始用計算機輔助進行IC版圖編輯、PCB布局布線，取代了手工操作。20世紀80年代為計算機輔助工程（CAE）階段。與CAD相比，CAE除了有純粹的圖形繪制功能外，又增加了電路功能設(shè)計和結(jié)構(gòu)設(shè)計，并且通過電氣連接網(wǎng)絡(luò)表將兩者結(jié)合在一起，實現(xiàn)了工程設(shè)計。CAE的主要功能是：原理圖輸入，邏輯仿真，電路分析，自動布局布線等。20世紀90年代為電子系統(tǒng)設(shè)計自動化（EDA）階段。　　1.1.1 EDA技術(shù)的基本特征　　EDA代表了當今電子設(shè)計技術(shù)的最新發(fā)展方向，它的基本特征是：設(shè)計人員按照“自頂向下”的設(shè)計方法，對整個系統(tǒng)進行方案設(shè)計和功能劃分，系統(tǒng)的關(guān)鍵電路用一片或幾片專用集成電路（AsIC）實現(xiàn)，然后采用硬件描述語言（HDL）完成系統(tǒng)行為級設(shè)計，最后通過綜合器和適配器生成最終的目標器件，這樣的設(shè)計方法被稱為高層次的電子設(shè)計方法。下面介紹與EDA基本特征有關(guān)的幾個概念?！　?.“自頂向下”的設(shè)計方法　　10年前，電子設(shè)計的基本思路還是選用標準集成電路“自底向上”地構(gòu)造出一個新的系統(tǒng)，這樣的設(shè)計方法就如同一磚一瓦建造金字塔，不僅效率低、成本高，而且容易出錯?！　「邔哟卧O(shè)計是一種“自頂向下”的全新設(shè)計方法，這種設(shè)計方法首先從系統(tǒng)設(shè)計人手，在頂層進行功能方框圖的劃分和結(jié)構(gòu)設(shè)計。在方框圖一級進行仿真、糾錯，并用硬件描述語言對高層次的系統(tǒng)行為進行描述，在系統(tǒng)一級進行驗證。然后，用綜合優(yōu)化工具生成具體門電路的網(wǎng)絡(luò)表，其對應(yīng)的物理實現(xiàn)級可以是印刷電路板或?qū)Ｓ眉呻娐?。由于設(shè)計的主要仿真和調(diào)試過程是在高層次上完成的，這既有利于早期發(fā)現(xiàn)結(jié)構(gòu)設(shè)計上的錯誤，避免工作時間的浪費，又減少了邏輯功能仿真的工作量，提高了設(shè)計的一次成功率?！　?.ASIC設(shè)計　　現(xiàn)代電子產(chǎn)品的復(fù)雜度日益提高，一個電子系統(tǒng)可能由數(shù)萬個中小規(guī)模集成電路構(gòu)成，這就帶來了體積大、功耗大、可靠性差的問題。解決這一問題的有效方法就是采用ASIC芯片進行設(shè)計。ASIC按照設(shè)計方法的不同可分為全定制ASIC、半定制ASIC和可編程ASIC（也稱為可編程邏輯器件）?！　≡O(shè)計全定制ASIC芯片時，設(shè)計師首先要定義芯片上所有晶體管的幾何圖形和工藝規(guī)則，然后將設(shè)計結(jié)果交由廠家去做出產(chǎn)品。這種設(shè)計方法的優(yōu)點是芯片可以獲得最優(yōu)的性能，即面積利用率高、速度快、功耗低，而缺點是開發(fā)周期長、費用高，只適合大批量產(chǎn)品開發(fā)?！　“攵ㄖ艫SIC芯片的版圖設(shè)計方法分為門陣列設(shè)計法和標準單元設(shè)計法，這兩種方法都是約束性的設(shè)計方法，其主要目的就是簡化設(shè)計，以犧牲芯片性能為代價來縮短開發(fā)時間。　　可編程邏輯芯片與上述掩模ASIC的不同之處在于：設(shè)計人員完成版圖設(shè)計后，在實驗室內(nèi)就可以燒制出自己的芯片，無須IC廠家的參與，大大縮短了開發(fā)周期?！　】删幊踢壿嬈骷?0世紀70年代以來，經(jīng)歷了PAL、GAL CPLD、FPGA幾個發(fā)展階段，其中CPLD／FPGA為高密度可編程邏輯器件，目前集成度已高達200萬門／片，它將ASIC集成度高的優(yōu)點和可編程邏輯器件設(shè)計生產(chǎn)方便的特點結(jié)合在一起，特別適合于樣品研制或小批量產(chǎn)品開發(fā)，使產(chǎn)品能以最快的速度上市，而當市場擴大時，它可以很容易地轉(zhuǎn)由掩模ASIC實現(xiàn)，因此開發(fā)風(fēng)險也大為降低?！　∩鲜鯝SIC芯片，尤其是CPLD／FPGA器件，已成為現(xiàn)代高層次電子設(shè)計方法的實現(xiàn)載體?！　?.硬件描述語言　　硬件描述語言（HDL）是一種用于設(shè)計硬件電子系統(tǒng)的計算機語言，它用軟件編程的方式來描述電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接形式，與傳統(tǒng)的門級描述方式相比，它更適合大規(guī)模系統(tǒng)的設(shè)計。例如一個32位的加法器，利用圖形輸入軟件需要輸入500～1 000+fl，而利用VHDL語言只需要書寫一行“A=B+C”即可。而且VHDL語言可讀性強，易于修改和發(fā)現(xiàn)錯誤。早期的硬件描述語言，如ABEL、HDL、AHDL，由不同的EDA廠商開發(fā)，互不兼容，而且不支持多層次設(shè)計，層次間翻譯工作要由人工完成。為了克服以上不足，l985年美國國防部正式推出了高速集成電路硬件描述語言VHDL。1987年，IEEE采納VHDL為硬件描述語言標準（IEEE srID一1076）?！　HDL是一種全方位的硬件描述語言，包括系統(tǒng)行為級、寄存器傳輸級和邏輯門級多個設(shè)計層次，支持結(jié)構(gòu)、數(shù)據(jù)流和行為三種描述形式的混合描述，因此VHDL幾乎覆蓋了以往各種硬件描述語言的功能，整個“自頂向下”或“自底向上”的電路設(shè)計過程都可以用VHDL完成。VHDL還具有以下優(yōu)點：　?。?）VHDL的寬范圍描述能力使它成為高層次設(shè)計的核心，將設(shè)計人員的工作重心提高到了系統(tǒng)功能的實現(xiàn)與調(diào)試，而花較少的精力用于物理實現(xiàn)?！　。?）VHDL可以用簡潔明確的代碼描述來進行復(fù)雜控制邏輯設(shè)計，靈活且方便，而且也便于設(shè)計結(jié)果的交流、保存和重用。　?。?）VHDL的設(shè)計不依賴于特定的器件，方便了工藝的轉(zhuǎn)換。　?。?）VHDL是一個標準語言，為眾多的EDA廠商支持，因此移植性好?！　?.EDA系統(tǒng)框架結(jié)構(gòu)　　EDA系統(tǒng)框架結(jié)構(gòu)（Fr踟ework）是一套配置和使用EDA軟件包的規(guī)范。目前主要的EDA系統(tǒng)都建立了框架結(jié)構(gòu)，如CADENCE公司的Design Framework，Mentor公司的FalconFramework，而且這些框架結(jié)構(gòu)都遵守國際CFl組織制定的統(tǒng)一技術(shù)標準。框架結(jié)構(gòu)能將來自不同EDA廠商的工具軟件進行優(yōu)化組合，集成在一個易于管理的統(tǒng)一的環(huán)境之下，而且還支持任務(wù)之間、設(shè)計師之間以及整個產(chǎn)品開發(fā)過程中的信息傳輸與共享，是并行工程和“自頂向下”設(shè)計實現(xiàn)的基礎(chǔ)?！　?.1.2 EDA技術(shù)的發(fā)展　　EDA技術(shù)的每一次進步，都引起了設(shè)計層次上的一次飛躍，從設(shè)計層次上分，20世紀70年代為物理級設(shè)計（CAD），20世紀80年代為電路級設(shè)計（CAE），20世紀90年代進入到系統(tǒng)級設(shè)計（EDA）。物理級設(shè)計主要指IC版圖設(shè)計，一般由半導(dǎo)體廠家完成，對電子工程師沒有太大的意義，因此本文重點介紹電路級設(shè)計和系統(tǒng)級設(shè)計?！　?.電路級設(shè)計　　電子工程師接受系統(tǒng)設(shè)計任務(wù)后，首先確定設(shè)計方案，并選擇能實現(xiàn)該方案的合適元器件，然后根據(jù)具體的元器件設(shè)計電路原理圖，進行第一次仿真，其中包括數(shù)字電路的邏輯模擬、故障分析，模擬電路的交直流分析、瞬態(tài)分析。在進行系統(tǒng)仿真時，必須有元件模型庫的支持，計算機上模擬的輸出波形代替了實際電路調(diào)試中的信號源和示波器。這一次仿真主要是檢驗設(shè)計方案在功能方面的正確性?！　》抡嫱ㄟ^后，根據(jù)原理圖產(chǎn)生的電氣連接網(wǎng)絡(luò)表進行PCB板的自動布局布線。在制作PCB板之前還可以進行PEB后分析，其中包括熱分析、噪聲及竄擾分析、電磁兼容分析、可靠性分析等，并可將分析后的結(jié)果參數(shù)反標回電路圖，進行第二次仿真，也稱為后仿真。后仿真主要是檢驗PCB板在實際工作環(huán)境中的可行性?！　∮纱丝梢?，電路級的EDA技術(shù)使電子工程師在實際的電子系統(tǒng)產(chǎn)生前，就可以全面地了解系統(tǒng)的功能特性和物理特性，從而將開發(fā)風(fēng)險消滅在設(shè)計階段，縮短了開發(fā)時間，降低了開發(fā)成本?！　?.系統(tǒng)級設(shè)計　　進入20世紀90年代以來，電子信息類產(chǎn)品的開發(fā)明顯呈現(xiàn)兩個特點：一是產(chǎn)品復(fù)雜程度提高；二是產(chǎn)品上市時限緊迫。然而，電路級設(shè)計本質(zhì)上是基于門級描述的單層次設(shè)計，設(shè)計的所有工作（包括設(shè)計輸入、仿真和分析、設(shè)計修改等）都是在基本邏輯門這一層次上進行的，顯然這種設(shè)計方法不能適應(yīng)新的形勢，一種高層次的電子設(shè)計方法，即系統(tǒng)級設(shè)計方法應(yīng)運而生?！　「邔哟卧O(shè)計是一種“概念驅(qū)動式”設(shè)計，設(shè)計人員無須通過門級原理圖描述電路，而是針對設(shè)計目標進行功能描述。由于擺脫了電路細節(jié)的束縛，設(shè)計人員可以把精力集中于創(chuàng)造性的方案與概念的構(gòu)思上，一旦這些概念構(gòu)思以高層次描述的形式輸入計算機，EDA系統(tǒng)就能以規(guī)則驅(qū)動的方式自動完成整個設(shè)計。　　……

圖書封面

評論、評分、閱讀與下載

---

    EDA技術(shù)與實驗 PDF格式下載

---