數(shù)字電子技術(shù)

內(nèi)容概要

　　《數(shù)字電子技術(shù)》重點(diǎn)介紹數(shù)字電子技術(shù)的主要知識(shí)及其應(yīng)用技術(shù)。包括數(shù)制及數(shù)字邏輯基礎(chǔ)、組合邏輯電路、時(shí)序邏輯電路、數(shù)字系統(tǒng)的設(shè)計(jì)、存儲(chǔ)器及可編程邏輯器件、脈沖信號(hào)的產(chǎn)生和整形、數(shù)-模轉(zhuǎn)換器和模-數(shù)轉(zhuǎn)換器等7章，包含了數(shù)字電子技術(shù)的基本內(nèi)容，在數(shù)字電子系統(tǒng)的構(gòu)成與設(shè)計(jì)及集成器件的應(yīng)用方面有所加強(qiáng)。

書籍目錄

第1章 數(shù)制及數(shù)字邏輯基礎(chǔ)1.1 數(shù)字的表示方法1.1.1 常用的數(shù)制和數(shù)制轉(zhuǎn)換1.1.2 常用的編碼1.2 邏輯代數(shù)基礎(chǔ)1.2.1 基本邏輯運(yùn)算1.2.2 邏輯代數(shù)的基本公式和基本定理1.2.3 邏輯函數(shù)的公式化簡(jiǎn)1.2.4 邏輯函數(shù)的卡諾圖化簡(jiǎn)習(xí)題第2章 組合邏輯電路2.1 TTL邏輯門電路2.1.1 TTL與非門電路的工作原理2.1.2 TTL與非門電路的特性參數(shù)2.1.3 其他類型的TTL門電路2.1.4 各種TTL門電路系列2.2 CMOS邏輯門電路2.2.1 CMOS管的開關(guān)特性2.2.2 CMOS反相器（非門）電路的工作原理2.2.3 CMOS反相器（非門）電路的特性參數(shù)2.2.4 其他類型的CMoS門電路2.2.5 各種CMOS電路系列2.2.6 TTL電路與CMdOS電路的連接2.3 組合邏輯電路的分析與設(shè)計(jì)2.3.1 組合邏輯電路的分析2.3.2 組合邏輯電路的設(shè)計(jì)2.4 常用組合邏輯電路2.4.1 加法器2.4.2 編碼器2.4.3 譯碼器2.4.4 數(shù)據(jù)選擇器2.4.5 數(shù)據(jù)分配器2.4.6 數(shù)值比較器2.5 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)2.5.1 競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象及其產(chǎn)生的原因2.5.2 競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的判別2.5.3 與除競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的方法習(xí)題第3章 時(shí)序邏輯電路3.1 雙穩(wěn)態(tài)觸發(fā)器3.1.1 基本觸發(fā)器（直接觸發(fā)方式）3.1.2 同步觸發(fā)器（電平觸發(fā)方式）3.1.3 脈沖觸發(fā)器（邊沿觸發(fā)方式）3.1.4 觸發(fā)器激勵(lì)功能轉(zhuǎn)換3.2 時(shí)序邏輯電路的分類和描述方法3.2.1 時(shí)序邏輯電路的分類3.2.2 時(shí)序邏輯電路的描述方法3.3 時(shí)序邏輯電路的分析方法3.3.1 同步時(shí)序電路分析舉例3.3.2 異步時(shí)序電路分析舉例3.4 常用集成時(shí)序邏輯器件3.4.1 寄存器和鎖存器3.4.2 移位寄存器3.4.3 計(jì)數(shù)器習(xí)題第4章 數(shù)字系統(tǒng)設(shè)計(jì)4.1 時(shí)序邏輯電路設(shè)計(jì)4.1.1 同步時(shí)序邏輯電路基本設(shè)計(jì)方法4.1.2 算法狀態(tài)機(jī)ASM圖設(shè)計(jì)4.1.3 采用中規(guī)模集成功能部件設(shè)計(jì)時(shí)序邏輯電路4.2 現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)方法4.2.1 交通信號(hào)燈控制系統(tǒng)設(shè)計(jì)4.2.2 生理刺激反應(yīng)時(shí)間簡(jiǎn)易測(cè)試儀設(shè)計(jì)習(xí)題第5章 存儲(chǔ)器及可編程邏輯器件5.1 隨機(jī)訪問(wèn)存儲(chǔ)器（RAM）5.1.1 隨機(jī)訪問(wèn)存儲(chǔ)器的基本結(jié)構(gòu)5.1.2 靜態(tài)RAM（SRAM）5.1.3 動(dòng)態(tài)RAM（DRAM）5.1.4 RAM的擴(kuò)展5.2 可編程邏輯器件的基本概念5.2.1 可編程邏輯器件簡(jiǎn)介5.2.2 PLD的邏輯符號(hào)5.2.3 可編程邏輯器件的分類5.3 只讀存儲(chǔ)器（ROM）5.3.1 ROM的基本結(jié)構(gòu)5.3.2 ROM的應(yīng)用舉例5.4 通用陣列邏輯（GAL）5.4.1 GALl6V8的電路結(jié)構(gòu)5.4.2 輸出邏輯宏單元（OLMC）的結(jié)構(gòu)與功能5.4.3 GAL的編程方法5.4.4 GAL的局限性5.5 高密度可編程邏輯器件的原理和應(yīng)用5.5.1 復(fù)雜可編程邏輯器件（CPLD）的原理和特點(diǎn)5.5.2 現(xiàn)場(chǎng)可編程門陣列（FPGA）的原理和特點(diǎn)5.6 可編程邏輯器件的設(shè)計(jì)開發(fā)流程習(xí)題第6章 脈沖信號(hào)的產(chǎn)生和整形6.1 555定時(shí)器6.1.1 555定時(shí)器的工作原理6.1.2 555定時(shí)器的應(yīng)用舉例6.2 施密特觸發(fā)器6.2.1 用門電路構(gòu)成的施密特觸發(fā)器6.2.2 用555定時(shí)器構(gòu)成的施密特觸發(fā)器6.2.3 施密特觸發(fā)器的應(yīng)用6.3 單穩(wěn)態(tài)觸發(fā)器6.3.1 用555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器6.3.2 用施密特觸發(fā)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器6.3.3 集成可重復(fù)觸發(fā)的單穩(wěn)態(tài)觸發(fā)器45286.3.4 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用6.4 多諧振蕩器6.4.1 用555定時(shí)器構(gòu)成的多諧振蕩器6.4.2 用施密特觸發(fā)器構(gòu)成的多諧振蕩器6.4.3 用單穩(wěn)態(tài)觸發(fā)器構(gòu)成的多諧振蕩器6.4.4 石英晶體振蕩器習(xí)題第7章 數(shù)-模轉(zhuǎn)換器和模-數(shù)轉(zhuǎn)換器7.1 數(shù)-模轉(zhuǎn)換器（DAC）7.1.1 數(shù)-模轉(zhuǎn)換的基本原理7.1.2 常用數(shù)-模轉(zhuǎn)換技術(shù)7.1.3 數(shù)-模轉(zhuǎn)換的主要技術(shù)參數(shù)7.1.4 數(shù)-模轉(zhuǎn)換器的典型應(yīng)用7.2 模-數(shù)轉(zhuǎn)換器（ADC）7.2.1 模-數(shù)轉(zhuǎn)換的主要技術(shù)參數(shù)7.2.2 常用模-數(shù)轉(zhuǎn)換技術(shù)7.2.3 8位逐次比較模-數(shù)轉(zhuǎn)換器.ADC0804簡(jiǎn)介7.2.4 A／D轉(zhuǎn)換的采樣（SAMPLE）和保持（HOLl））習(xí)題附錄附錄1 數(shù)字集成電路的產(chǎn)品系列附錄2 常用數(shù)字集成電路的型號(hào)、邏輯功能及外引線排列參考文獻(xiàn)

編輯推薦

　　《數(shù)字電子技術(shù)》篇幅緊湊，內(nèi)容豐富，文字簡(jiǎn)練，語(yǔ)言通順，既可用于電類及非電類專業(yè)的工程實(shí)踐教學(xué)，亦可供熱愛(ài)電類專業(yè)的學(xué)生及工程技術(shù)人員參考。

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

    數(shù)字電子技術(shù) PDF格式下載

---