MOS集成電路結(jié)構(gòu)與制造技術(shù)

內(nèi)容概要

　　《MOS集成電路結(jié)構(gòu)與制造技術(shù)》利用集成電路剖面結(jié)構(gòu)技術(shù)，系統(tǒng)地介紹MOS集成電路結(jié)構(gòu)和典型集成電路制造技術(shù)，包括PMOS（E／E型、E／D型）、NMOS（E／E型、E／D型）、CMOS（P-Well、N-Well、TWin-Well）、LV／HV兼容CMOS、BiCMOS、LV／HV兼容BiCMOS以及LV／HV兼容BCD。書中描繪出組成各種集成電路的各種元器件工藝剖面結(jié)構(gòu)，從而建立了元器件工藝剖面結(jié)構(gòu)中高達120余種的基本單元庫。根據(jù)基本單元庫描繪出高達360余種電路芯片工藝剖面結(jié)構(gòu)。然后根據(jù)電路芯片工藝剖面結(jié)構(gòu)和制造技術(shù)，介紹了40余種典型集成電路制造技術(shù)，并描繪出工藝制程中各個工序的平面結(jié)構(gòu)和工藝剖面結(jié)構(gòu)。如此深入地展示電路芯片工藝剖面結(jié)構(gòu)，有助于電路設計、芯片制造、良率提高、產(chǎn)品質(zhì)量改進、電路失效分析等?！　　禡OS集成電路結(jié)構(gòu)與制造技術(shù)》技術(shù)含量高，非常實用，可作為從事MOS集成電路設計、制造等方面工程技術(shù)人員的參考資料或者是公司員工培訓的教材，也可以作為微電子專業(yè)高年級本科生的重要參考書，同時可供信息領域其他專業(yè)的學生和相關(guān)科研人員、工程技術(shù)人員參考。　　集成電路各種剖面結(jié)構(gòu)和工藝制程圖示的復制引用，轉(zhuǎn)載時，必須得到本版權(quán)所有者的同意，否則將依法追究責任。

書籍目錄

第1章 PMOS集成電路結(jié)構(gòu)與制造技術(shù)1.1 鋁柵E／E型PMOS結(jié)構(gòu)1.2 硅柵E／E型PMOS結(jié)構(gòu)1.3 鋁柵E／D型PMOS結(jié)構(gòu)1.4 硅柵E／D型PMOS結(jié)構(gòu)1.5 鋁柵E／E型PMOS工藝制程1.6 硅柵E／D型PMOS工藝制程第2章 NMOS集成電路結(jié)構(gòu)與制造技術(shù)2.1 E／E型NMOS（A）結(jié)構(gòu)2.2 E／E型NMOS（B）結(jié)構(gòu)2.3 E／D型NMOS（A）結(jié)構(gòu)2.4 E／D型NMOS（B）結(jié)構(gòu)2.5 E／D型NMOS（C）結(jié)構(gòu)2.6 E／D型NMOS EPROM結(jié)構(gòu)2.7 E／D型NMOS EEPROM結(jié)構(gòu)2.8 E／D型NMOS DRAM結(jié)構(gòu)2.9 E／D型NMOS SRAM結(jié)構(gòu)2.10 E／E型NMOS（A）工藝制程2.11 E／D型NMOS（A）工藝制程2.12 E／D型NMOS（B）工藝制程2.13 E／D型NMOS SRAM工藝制程第3章 P-WdlCMOS集成電路結(jié)構(gòu)與制造技術(shù)3.1 鋁柵P-Well CMOS（A）[薄場]結(jié)構(gòu)3.2 鋁柵P-Well CMOS（B）[薄場]結(jié)構(gòu)3.3 鋁柵P-Well CMOS（A）[厚場]結(jié)構(gòu)3.4 鋁柵P-Well CMOS（B）[厚場]結(jié)構(gòu)3.5 鋁柵P-well CMOS（C）[厚場]結(jié)構(gòu)3.6 鋁柵P-Well CMOS（D）[厚場]結(jié)構(gòu)3.7 鋁柵P-Well CMOS（E）[厚場]結(jié)構(gòu)3.8 硅柵P-Well CMOS（A）結(jié)構(gòu)3.9 硅柵P-Well CMOS（B）結(jié)構(gòu)3.10 硅柵P-Well CMOS（C）結(jié)構(gòu)3.11 硅柵P-Well CMOS（D）結(jié)構(gòu)3.12 硅柵P-Well CMOS（E）結(jié)構(gòu)3.13 硅柵P-Well CMOS（F）結(jié)構(gòu)3.14 鋁柵P-Well CMOS（A）[薄場]工藝制程3.15 鋁柵P-Well CMOS（A）[厚場]工藝制程3.16 鋁柵P-Well CMOS（C）[厚場]工藝制程3.17硅柵P-Well CMOS（B）工藝制程3.18 硅柵P-Well CMOS（C）工藝制程3.19 硅柵P-Well CMOS（E）工藝制程第4章 N-Well CMOS集成電路結(jié)構(gòu)與制造技術(shù)4.1 N-Well CMOS（A）結(jié)構(gòu)4.2 N-Well CMOS（B）結(jié)構(gòu)4.3 N-Well CMOS（C）結(jié)構(gòu)4.4 N-Well CMOS（D）結(jié)構(gòu)4.5 N-Well CMOSEPROM結(jié)構(gòu)4.6 N-Well CMOSEEPROM（A）結(jié)構(gòu)4.7 N-Well CMOSEEPROM（B）結(jié)構(gòu)4.8 N-Well CMOSFlaSh（A）結(jié)構(gòu)4.9 N-Well CMOSFlaSh（B）結(jié)構(gòu)4.10 N-Well CMOSSRAM：結(jié)構(gòu)4.11 N-Well CMOSDRAM（A）／（B）結(jié)構(gòu)4.12 N-Well CMOSDRAM（C）／（D）結(jié)構(gòu)4.13 N-Well CMOS（C）工藝制程4.14 N-Well CMOS（D）工藝制程4.15 N-Well CMOSEPROM工藝制程4.16 N-Well CMOSEEPROM（A）工藝制程4.17 N-Well CMOSDRAM（B）工藝制程4.18 N-Well CMOSSRAM工藝制程第5章 亞微米／深亞微米CMOS集成電路結(jié)構(gòu)與制造技術(shù)5.1 亞微米Twin-WellCMOS（SMA）結(jié)構(gòu)5.2 亞微米Twin-WellCMOS（SMB）結(jié)構(gòu)5.3 亞微米Twin-WellCMOS（SMC）結(jié)構(gòu)5.4 亞微米Twin-WellCMOS（SMD）結(jié)構(gòu)5.5 亞微米CMOS MaSk ROM（SMA）結(jié)構(gòu)5.6 亞微米CMOS MaSk ROM（SMB）結(jié)構(gòu)5.7 亞微米CMOS MaSk ROM（SMC）結(jié)構(gòu)5.8 亞微米CMOSEEPROM結(jié)構(gòu)5.9 深亞微米Twin-wellCMOS（DSMA）結(jié)構(gòu)5.10 深亞微米Twin-Well CMOS（DSMB）結(jié)構(gòu)5.11 深亞微米Twin-Well CMOS（DSMC）結(jié)構(gòu)5.12 深亞微米Twin-Well CMOS（DSMD）結(jié)構(gòu)5.13 深亞微米Twin-Well CMOS（DSME）結(jié)構(gòu)5.14 超深亞微米Twin-Well CMOS（VDSM）結(jié)構(gòu)5.15 亞微米CMOS（SMB）工藝制程5.16 亞微米CMOS（SMC）工藝制程5.17 亞微米CMOSMASKROM（SMA）工藝制程5.18 深亞微米CMOS（DSMB）工藝制程5.19 深亞微米CMOS（DSMC）工藝制程第6章 低壓／高壓兼容CMOS集成電路結(jié)構(gòu)與制造技術(shù)6.1 低壓／高壓兼容P-Well CMOS（A）結(jié)構(gòu)6.2 低壓／高壓兼容P-Well CMOS（B）結(jié)構(gòu)6.3 低壓／高壓兼容P-Well CMOS（C）結(jié)構(gòu)6.4 低壓／高壓兼容N-Well CMOS（A）結(jié)構(gòu)6.5 低壓／高壓兼容N-Well CMOS（B）結(jié)構(gòu)6.6 低壓／高壓兼容N-Well CMOS（C）結(jié)構(gòu)：6.7 低壓／高壓兼容Twin-Well CMOS（A）結(jié)構(gòu)6.8 低壓／高壓兼容Twin-Well CMOS（B）結(jié)構(gòu)6.9 低壓／高壓兼容Twin-Well CMOS（C）結(jié)構(gòu)6.10 LV／HV兼容P-Well CMOS（B）工藝制程6.11 LV／HV兼容P-Well CMOS（B*）工藝制程6.12 LV／HV兼容N-Well CMOS（B）工藝制程6.13 LV／HV兼容N-Well CMOS（C）工藝制程6.14 LV／HV兼容Twin-Well CMOS（B）工藝制程第7章 BiCMOS集成電路結(jié)構(gòu)與制造技術(shù)7.1 P-Well BiCMOS[c]-（A）結(jié)構(gòu)7.2 P-Well BiCMOS[C]-（B）結(jié)構(gòu)7.3 P-Well BiCMOS[B]-（A）結(jié)構(gòu)7.4 P-Well BiCMOS[B]-（B）結(jié)構(gòu)7.5 P-Well BiCMOS[B]-（C）結(jié)構(gòu)7.6 P-Well BiCMOS[B]-（D）結(jié)構(gòu)7.7 N-Well BiCMOS[C]-（A）結(jié)構(gòu)7.8 N-Well BiCMOS[C]-（B）結(jié)構(gòu)7.9 N-Well BiCMOS[B]-（A）結(jié)構(gòu)7.10 N-Well BiCMOS[B]-（B）結(jié)構(gòu)7.11 Twin-Well BiCMOS[C]結(jié)構(gòu)7.12 Twin-Well BiCMOS[B]-（A）結(jié)構(gòu)7.13 Twin-Well BiCMOS[B]-（B）結(jié)構(gòu)7.14 Twin-Well BiCMOS[B]-（C）結(jié)構(gòu)7.15 Twin-Well BiCMOS[B]-（D）結(jié)構(gòu)7.16 Twin-Well BiCMOS[B]-（E）結(jié)構(gòu)7.17 P-Well BiCMOS[C]-（A）工藝制程7.18 P-Well BiCMOS[B]-（D）工藝制程7.19 N-Well BiCMOS[C]-（A）工藝制程7.20 N-Well BiCMOS[B]-（A）工藝制程7.21 Twin-Well BiCMOS[B]-（A）工藝制程7.22 Twin-Well BiCMOS[B]-（D）工藝制程第8章 LV／HV兼容BiCMOS集成電路結(jié)構(gòu)與制造技術(shù)8.1 低壓／高壓兼容P-Well BiCMOS[C]-（A）結(jié)構(gòu)8.2 低壓／高壓兼容P-Well BiCMOS[C]-（B）結(jié)構(gòu)8.3 低壓／高壓兼容P-Well BiCMOS[B]-（A）結(jié)構(gòu)8.4 低壓／高壓兼容P-Well BiCMOS[B]-（B）結(jié)構(gòu)8.5 低壓／高壓兼容N-Well BiCMOS[C]-（A）結(jié)構(gòu)8.6 低壓／高壓兼容N-Well BiCMOS[C]-（B）結(jié)構(gòu)8.7 低壓／高壓兼容N-Well BiCMOS[B]-（A）結(jié)構(gòu)8.8 低壓／高壓兼容N-Well BiCMOS[B]-（B）結(jié)構(gòu)8.9 低壓／高壓兼容Twin-Well BiCMOS[C]-（A）結(jié)構(gòu)8.10 低壓／高壓兼容Twin-Well BiCMOS[C]-（B）結(jié)構(gòu)8.11 低壓／高壓兼容Twin-Well BiCMOS[B]-（A）結(jié)構(gòu)8.12 低壓／高壓兼容Twin-Well BiCMOS[B]-（B）結(jié)構(gòu)8.13 低壓／高壓兼容Twin-Well BiCMOS[B]-（C）結(jié)構(gòu)8.14 LV／HVP-Well BiCMOS[C]-（A）工藝制程8.15 LV／HVP-Well BiCMOS[B]-（A）工藝制程8.16 LV／HVN-Well BiCMOS[C]-（B）工藝制程8.17 LV／HVN-Well BiCMOS[B]-（B）工藝制程8.18 LV／HVTwin-Well BiCMOS[Sl一（A）工藝制程8.19 LV／HVTwin-Well BiCMOS[B]-（B）工藝制程第9章 LV／HV兼容BCD集成電路結(jié)構(gòu)與制造技術(shù)9.1 低壓／高壓兼容P-Well BCD[C]-（A）結(jié)構(gòu)9.2 低壓／高壓兼容P-Well BCD[c]-（B）結(jié)構(gòu)9.3 低壓／高壓兼容P-Well BCD[C]-（C）結(jié)構(gòu)9.4 低壓／高壓兼容P-Well BCD[C]-（D）結(jié)構(gòu)9.5 低壓／高壓兼容N-Well BCD[C]-（A）結(jié)構(gòu)9.6 低壓／高壓兼容N-Well BCD[C]-（B）結(jié)構(gòu)9.7 低壓／高壓兼容N-Well BCD[c]-（c）結(jié)構(gòu)9.8 低壓／高壓兼容N-Well BCD[c]-（D）結(jié)構(gòu)9.9 低壓／高壓兼容N-Well BCD[C]-（E）結(jié)構(gòu)9.10 低壓／高壓兼容N-Well BCD[C]-（F）結(jié)構(gòu)9.11 低壓／高壓兼容P-Well BCD[B]-（A）結(jié)構(gòu)9.12 低壓／高壓兼容P-Well BCD[B]-（B）結(jié)構(gòu)9.13 低壓／高壓兼容P-Well BCD[B]-（C）結(jié)構(gòu)9.14 低壓／高壓兼容P-Well BCD[B]-（D）結(jié)構(gòu)9.15 低壓／高壓兼容P-Well BCD[B]-（E）結(jié)構(gòu)9.16 低壓／高壓兼容P-Well BCD[B]-（F）結(jié)構(gòu)9.17 低壓／高壓兼容P-Well BCD[B]-（A1）結(jié)構(gòu)9.18 低壓／高壓兼容P-Well BCD[B]-（A2）結(jié)構(gòu)9.19 低壓／高壓兼容P-Well BCD[B]-（A3）結(jié)構(gòu)9.20 低壓／高壓兼容P-Well BCD[B]-（A4）結(jié)構(gòu)9.21 低壓／高壓兼容P-Well BCD[B]-（B*）結(jié)構(gòu)9.22 低壓／高壓兼容Twin-Well BCD[C]結(jié)構(gòu)9.23 低壓／高壓兼容Twin-Well BCD[B]結(jié)構(gòu)9.24 LV／HVP-Well BCD[C]-（C）工藝制程9.25 LV／HV-N-Well BCD[C]-（D）工藝制程9.26 LV／HVP-Well BCD[B]-（F）工藝制程9.27 LV／HVP-Well BCD[B]-（A3）工藝制程9.28 LV／HVP-Well BCD[B]-（B*）工藝制程9.29 LV／HVTwin-Well BCD[B]工藝制程附錄Ⅰ 參考資料附錄Ⅱ 術(shù)語縮寫對照附錄Ⅲ 簡要提示

圖書封面

評論、評分、閱讀與下載

---

    MOS集成電路結(jié)構(gòu)與制造技術(shù) PDF格式下載

---