Verilog HDL設(shè)計(jì)與實(shí)戰(zhàn)

出版時(shí)間：2012-9 出版社：北京航空航天大學(xué)出版社作者：劉福奇頁(yè)數(shù)：533 字?jǐn)?shù)：750000

內(nèi)容概要

劉福奇編著的《Verilog
HDL設(shè)計(jì)與實(shí)戰(zhàn)》分為四個(gè)部分：ModelSim仿真工具與Quartus Ⅱ開(kāi)發(fā)工具的基本操作、Verilog
HDL的語(yǔ)法介紹、FPGA 實(shí)例設(shè)計(jì)和基于Qsys的Nios Ⅱ?qū)嵗O(shè)計(jì)。首先介紹Quartus
II的基本操作，包括工程的新建、代碼的編輯、原理圖的設(shè)計(jì)、Verilog HDL的代碼設(shè)計(jì)、基于Quartus
Ⅱ和ModeISim的波形仿真及FPGA配置文件的下載等與FPGA設(shè)計(jì)有關(guān)的基本操作。之后配合Verilog
HDL程序?qū)嵗訴erilog
HDL知識(shí)點(diǎn)的方式逐個(gè)介紹它的基本語(yǔ)法。然后，以實(shí)例為切入點(diǎn)，從簡(jiǎn)單到復(fù)雜，介紹組合電路的建模、時(shí)序電路的建模和綜合實(shí)例的設(shè)計(jì)。最后，在Nios
II的講解中，介紹基于Qsys的最小Nios II系統(tǒng)的搭建，基于Qsys的Nios
Ⅱ自帶的lP模塊的使用，包括PIO模塊、UART模塊、定時(shí)器模塊和SPI模塊的應(yīng)用，以及基于Qsys的自定義外設(shè)與自定義指令的應(yīng)用實(shí)例。
《Verilog
HDL設(shè)計(jì)與實(shí)戰(zhàn)》力求提供一種快速入門(mén)的方法，適用于電子相關(guān)專(zhuān)業(yè)的大學(xué)生，以及FPGA的初學(xué)者和對(duì)FPGA有興趣的電子工程師。

書(shū)籍目錄

第一部分 ModeISim與Quartus Ⅱ的基本操作
第二部分 Verilog HDL的語(yǔ)法介紹
第三部分 FPGA實(shí)例設(shè)計(jì)
第四部分 基于Qsys的Nios Ⅱ?qū)嵗O(shè)計(jì)
參考文獻(xiàn)

圖書(shū)封面

評(píng)論、評(píng)分、閱讀與下載

還沒(méi)讀過(guò)(98)
勉強(qiáng)可看(716)
一般般(122)
內(nèi)容豐富(5065)
強(qiáng)力推薦(415)

Verilog HDL設(shè)計(jì)與實(shí)戰(zhàn) PDF格式下載

用戶評(píng)論 (總計(jì)4條)

由于當(dāng)當(dāng)上的介紹不全，這里補(bǔ)充下：第1章 ModelSim仿真工具與Quartus II開(kāi)發(fā)工具的基本操作第2章 Verilog HDL的簡(jiǎn)要介紹第3章 Verilog HDL的數(shù)據(jù)對(duì)象第4章 Verilog HDL的操作符第5章 Verilog HDL的并行語(yǔ)句第6章 Verilog HDL的順序語(yǔ)句第7章 Verilog HDL的自定義原語(yǔ)（UDP）第8章 Verilog HDL的任務(wù)與函數(shù)第9章 Verilog HDL的其它語(yǔ)法知識(shí)第10章 Verilog HDL的測(cè)試平臺(tái)編寫(xiě)第11章 Verilog HDL的設(shè)計(jì)規(guī)范第12章 Verilog HDL的基本組合電路建模第13章 Verilog HDL的基本時(shí)序電路建模第14章信道加密與解密第15章 CRC編碼第16章數(shù)字鐘設(shè)計(jì)第17章 HDB3編碼與譯碼第18章 SPI數(shù)據(jù)通信第19章 UART數(shù)據(jù)通信第20章交通燈控制器建模第21章基于Qsys的第一個(gè)Nios II系統(tǒng)第22章基于Qsys的PIO核的應(yīng)用系統(tǒng)第23章基于Qsys的UART核的應(yīng)用系統(tǒng)第24章基于Qsys的Interval Timer核的應(yīng)用系統(tǒng) 第25章基于Qsys的SPI核的應(yīng)用系統(tǒng)第26章基于Qsys的自定義外設(shè)與指令我特別喜歡書(shū)的Verilog HDL語(yǔ)法介紹，而且還加入了程序的書(shū)寫(xiě)規(guī)范，很好。HDB3的講解非常清晰，使用的方法比我以前的簡(jiǎn)單多了。QSYS的步驟也也詳細(xì)。總之對(duì)想學(xué)VERILOG FPGA QSYS的人來(lái)說(shuō)是很不錯(cuò)的選擇。
對(duì)Verilog語(yǔ)法講的很詳細(xì)
好好學(xué)！~~
書(shū)還不錯(cuò)，有點(diǎn)小錯(cuò)誤??！

Verilog HDL設(shè)計(jì)與實(shí)戰(zhàn)

用戶評(píng)論 (總計(jì)4條)

推薦圖書(shū)

相關(guān)圖書(shū)