ARM Cortex-A8處理器原理與應(yīng)用

內(nèi)容概要

　　本書介紹了TI公司AM37x／DM37x處理器的內(nèi)核以及片上外圍子系統(tǒng)的工作原理，并以Embest公司的Devkit
8500開發(fā)套件為對象，介紹了AM37x／DM37x處理器上Android操作系統(tǒng)移植與應(yīng)用開發(fā)的基本過程。
　　本書分12章，可以分為3個部分。第一部分包括第1～4章，介紹了Cortex-A8處理器的內(nèi)核結(jié)構(gòu)和編程模型。第二部分包括第5～8章，介紹AM37x／DM37x處理器上各子系統(tǒng)的工作原理。第三部分包含第9～12章，介紹Android系統(tǒng)在AM37x／DM37x處理器上的移植和應(yīng)用開發(fā)過程。
　　本書既可作為從事Cortex—A8處理器系統(tǒng)開發(fā)工程師的參考手冊，也可作為高校嵌入式專業(yè)研究生的參考書。

書籍目錄

第1章 Cortex-A8處理器簡介
　1.1 Cortex-A8處理器特點
　1.2 Cortex-A8處理器基本結(jié)構(gòu)
　1.3 AM37x／DM37x系列處理器
　1.4 AM37x／DM37x處理器基本結(jié)構(gòu)
　1.5 AM37x／DM37x處理器開發(fā)工具
第2章 Cortex-A8處理器編程模型
　2.1 Cortex-A8架構(gòu)與指令集
　2.1.1 Thumb一2指令集
　2.1.2 ThumbEE指令集
　2.1.3 Jazelle擴(kuò)展體系結(jié)構(gòu)
　2.1.4 TrustZone安全擴(kuò)展體系結(jié)構(gòu)
　2.1.5 高級SIMD體系結(jié)構(gòu)
　2.1.6 VFPv3體系結(jié)構(gòu)
　2.1.7 處理器操作狀態(tài)
　2.2 數(shù)據(jù)類型與存儲格式
　2.2.1 數(shù)據(jù)類型
　2.2.2 存儲格式
　2.3 操作模式
　2.4 寄存器組
　2.4.1 通用寄存器
　2.4.2 狀態(tài)寄存器
　2.5 處理器系統(tǒng)地址
　2.6 異常
　2.6.1 異常入口
　2.6.2 退出異常
　2.6.3 復(fù)位
　2.6.4 快速中斷請求FIQ
　2.6.5 中斷請求IRQ
　2.6.6 中止Abort
　2.6.7 通過CPSR／SPSR屏蔽不精確數(shù)據(jù)中止
　2.6.8 軟件中斷指令
　2.6.9 軟件監(jiān)視指令
　2.6.10 未定義指令異常
　2.6.11 斷點指令
　2.6.12 異常向量
　2.6.13 異常優(yōu)先級
　2.7 安全擴(kuò)展
　2.7.1 出于安全擴(kuò)展的軟件考慮
　2.7.2 出于安全擴(kuò)展的硬件考慮
　2.8 系統(tǒng)控制協(xié)處理器
第3章 Cortex—A8存儲管理模型
　3.1 虛擬內(nèi)存
　3.1.1 一級頁表L1
　3.1.2 二級頁表L2
　3.1.3 節(jié)或頁尺寸的選擇
　3.2 頁表緩存TLB
　3.3 存儲屬性
　3.3.1 訪問許可
　3.3.2 存儲屬性
　3.3.3 域ID
　3.4 頁表的使用
　3.4.1 地址空間ID
　3.4.2 轉(zhuǎn)換表基址寄存器O和1
　3.5 存儲順序
　3.5.1 強(qiáng)順序型和設(shè)備型
　3.5.2 普通型
　3.5.3 存儲隔離
第4章 時鐘、復(fù)位與功耗管理
　4.1 Cortex-A8處理器時鐘系統(tǒng)
　4.1.1 主要時鐘域
　4.1.2 AXI接口時鐘ACLK
　4.1.3 調(diào)試時鐘
　4.1.4 ATB時鐘ATCLK
　4.2 Cortex—A8處理器復(fù)位系統(tǒng)
　4.2.1 上電復(fù)位
　4.2.2 軟復(fù)位
　4.2.3 APB和ATB復(fù)位
　4.2.4 硬件RAM陣列復(fù)位
　4.2.5 存儲器陣列復(fù)位
　4.3 Cortex—A8處理器功耗控制
　4.3.1 動態(tài)功耗管理
　4.3.2 靜態(tài)功耗管理或漏電功耗管理
第5章 AM37x／DM37x處理器基礎(chǔ)
　5.1 電源復(fù)位時鐘管理模塊PRCM
　5.1.1 PRCM的特點與結(jié)構(gòu)
　5.1.2 PRCM的功能
　5.2 MPU子系統(tǒng)
　5.2.1 MPU子系統(tǒng)結(jié)構(gòu)
　5.2.2 MPU各部件功能
　5.3 互聯(lián)器子系統(tǒng)
　5.3.1 術(shù)語
　5.3.2 處理器內(nèi)互聯(lián)器架構(gòu)
　5.3.3 L3互聯(lián)器
　5.3.4 L4互聯(lián)器
　5.4 中斷控制器
　5.4.1 概述
　5.4.2 MPU INTCPS
　5.4.3 中斷處理過程
第6章 AM37x／DM37x處理器存儲系統(tǒng)
　6.1 內(nèi)存映射
　6.1.1 全局內(nèi)存映射
　6.1.2 L3和L4內(nèi)存空間映射
　6.1.3 IVA2.2子系統(tǒng)內(nèi)存空間映射
　6.2 內(nèi)存子系統(tǒng)
　6.2.1 通用內(nèi)存控制器GPMC
　6.2.2 SDRAM控制器SDRC
　6.2.3 片上存儲器子系統(tǒng)OCM
　6.3 內(nèi)存管理單元MMU
　6.4 外部存儲卡接口
第7章 AM37x／DM37x處理器多媒體系統(tǒng)
　7.1 IVA2.2子系統(tǒng)
　7.1.1 概述
　7.1.2 功能特征
　7.1.3 硬件請求
　7.1.4 內(nèi)部結(jié)構(gòu)
　7.2 SGX子系統(tǒng)
　7.2.1 功能特征
　7.2.2 內(nèi)部結(jié)構(gòu)及組成
　7.3 攝像頭圖像信號處理器
　7.3.1 功能特征
　7.3.2 內(nèi)部結(jié)構(gòu)及組成
　7.4 顯示子系統(tǒng)
　7.4.1 簡介
　7.4.2 內(nèi)部結(jié)構(gòu)及功能
第8章 AM37x／DM37x處理器通信接口
　8.1 多主機(jī)高速I2C接口
　8.1.1 概述
　8.1.2 功能特征
　8.2 HDQ／1-Wire總線模塊
　8.2.1 概述
　8.2.2 功能特征
　8.3 UART／IrDA／CIR通信模塊
　8.3.1 概述
　8.3.2 功能特征
　8.4 多通道SPI接口
　8.4.1 概述
　8.4.2 功能特征
　8.5 多通道緩沖串行端口McBSP
　8.5.1 概述
　8.5.2 功能特征
　8.5.3 SIDETONE核
　8.6 USB OTG控制器和USB主機(jī)子系統(tǒng)
　8.6.1 高速USB OTG控制器
　8.6.2 高速USB主機(jī)子系統(tǒng)
第9章 DevKit8500評估套件
　9.1 外圍芯片
　9.1.1 TPs65930
　9.1.2 MT29C4G96MAZAPCJA-5
　9.1.3 DM9000
　9.1.4 FE1.1
　9.1.5 TFP410
　9.1.6 MAX3232
　9.2 外圍接口
第10章 Android操作系統(tǒng)基礎(chǔ)
　10.1 Android操作系統(tǒng)簡介
　10.1.1 Android版本歷史
　10.1.2 開放手機(jī)聯(lián)盟
　10.2 Android基本架構(gòu)
　10.3 Android源碼結(jié)構(gòu)
　10.3.1 核心工程
　10.3.2 擴(kuò)展工程
　10.3.3 Java程序包
　10.4 init進(jìn)程
　10.4.1 init可執(zhí)行程序
　10.4.2 啟動腳本initrc
　10.5 shell工具
　10.5.1 sh程序
　10.5.2 命令工具箱Toolbox
　10.6 幾個重要系統(tǒng)進(jìn)程
　10.6.1 Servicemanager進(jìn)程
　10.6.2 Mediaserver進(jìn)程
　10.6.3 Zygote進(jìn)程
　10.6.4 SystemServer進(jìn)程
第11章 Android操作系統(tǒng)移植
　11.1 Ubuntu的安裝與配置
　11.1.1 軟件獲取
　11.1.2 創(chuàng)建虛擬機(jī)
　11.1.3 安裝Ubuntu
　11.2 Android代碼的獲取與提交
　11.2.1 工具配置
　11.2.2 獲取Android源代碼
　11.2.3 源代碼基本結(jié)構(gòu)
　11.2.4 提交修改后的源代碼
　11.3 編譯Android系統(tǒng)
　11.3.1 描述文件
　11.3.2 編譯過程
　11.3.3 編譯結(jié)果
　11.3.4 系統(tǒng)燒寫與運行
　11.4 基于Devkit8500的Android系統(tǒng)開發(fā)
　11.4.1 獲取Android源碼
　11.4.2 編譯過程
　11.4.3 制作文件系統(tǒng)
　11.4.4 燒寫Android系統(tǒng)
第12章 Android應(yīng)用程序開發(fā)
　12.1 Android應(yīng)用程序開發(fā)環(huán)境
　12.1.1 JDK獲取與安裝
　12.1.2 Eclipse的獲取與安裝
　12.1.3 Android SDK的獲取與安裝
　12.2 Android應(yīng)用程序開發(fā)示例
　12.2.1 創(chuàng)建新應(yīng)用程序
　12.2.2 構(gòu)建用戶界面UI
　12.2.3 運行Android應(yīng)用程序
參考文獻(xiàn)

章節(jié)摘錄

版權(quán)頁：   插圖：   當(dāng)系統(tǒng)發(fā)出CLKTOSPREQ信號之后，處理器進(jìn)入低功耗狀態(tài)之前，需要等待完成的事件與WFI一樣。進(jìn)入低功耗狀態(tài)后，處理器將使CLKSTOPACK輸出有效，以保證處理器和AXI接口處于空閑狀態(tài)。此時，APB PCLK域和AB ATCLK時鐘域保持活躍。 CLKSTOPREQ信號和CLKSTOPACK信號有效之間的周期數(shù)的下限為20個周期，沒有上限；上限是訪問映射到AXI總線上最慢設(shè)備的延遲時間，是依賴于系統(tǒng)的。在處理器將CLKSTOPACK置為有效后，將關(guān)閉整體結(jié)構(gòu)的時鐘門控。但是，在整體結(jié)構(gòu)時鐘門控被完全關(guān)閉前，需等8個CLK周期。 如圖4—7所示，在關(guān)閉整體結(jié)構(gòu)時鐘門控后，系統(tǒng)將停止CLK；這樣可以節(jié)省更多的功耗，但它是可選的。此外如圖4—7所示，供電電壓Vdd（）也可以降低，以節(jié)約能源。但是，在整體結(jié)構(gòu)時鐘門控關(guān)閉前，CLK不能停止，在CLKSTOPACK被拉低后，它仍需要運行至少8個周期。 在整體結(jié)構(gòu)時鐘門控關(guān)閉后，系統(tǒng)將CLKSTOPREQ置為高電平，以能夠?qū)⑻幚砥鞅３衷诘凸臓顟B(tài)下。若系統(tǒng)讓CLKSTOPREQ失效，則會導(dǎo)致整體結(jié)構(gòu)時鐘門控被打開；然后處理器將拉高CLKSTOPACK響應(yīng)之，并恢復(fù)指令執(zhí)行。CLKSTOPREQ信號失效和CLKSTOPACK信號失效之間的CLK周期數(shù)的上限是8。 在驅(qū)動CLKSOTPREQ信號時，系統(tǒng)必須遵守協(xié)議規(guī)則的設(shè)置，否則處理器的行為時不可預(yù)測的。規(guī)則如下： 如果CLKSTOPACK已處于高電子，CLKSTOPREQ不能從低過渡到高電平。當(dāng)CLKSTOPREQ處于高電平時，它必須保持為高電子，直到CLKSTOPACK變?yōu)楦唠娖?。只有?dāng)CLKSTOPACK為高電平時，CLKSTOPREQ才能變?yōu)榈碗娖健?3.NEON或ETM單元級時鐘門控 Cortex—A8處理器還支持處理器內(nèi)部主要部件的時鐘門控，比如NEON單元、VFP協(xié)處理器和ETM模塊。 CP15.c1協(xié)處理器訪問控制寄存器中的CP10和CP11位域可控制對NEON單元和VFP協(xié)處理器的訪問。復(fù)位時CP10和CP11位域?qū)⒈磺辶?，如果在流水線中沒有NEON單元或VFP指令，則相應(yīng)的時鐘被禁止以便降低功耗。 可以將浮點異常寄存器FPEXC的允許位置為0，以禁用NEON單元和VFP協(xié)處理器。 E丁M控制寄存器可以允許或禁止ETM。CTI控制寄存器CTICONTROL中的全局允許位可以用來允許ETM時鐘，但不包括ATB時鐘ATCLK。 4.DFF時鐘門控 Cortex—A8處理器最小粒度的動態(tài)功耗控制是延遲觸發(fā)器（DFF）級別的時鐘門控。這是隱式的設(shè)計，無需外部的支持。

編輯推薦

《ARM Cortex-A8處理器原理與應(yīng)用:基于TI AM37x/DM37x處理器》既可作為從事Cortex—A8處理器系統(tǒng)開發(fā)工程師的參考手冊，也可作為高校嵌入式專業(yè)研究生的參考書。

圖書封面

評論、評分、閱讀與下載

---

    ARM Cortex-A8處理器原理與應(yīng)用 PDF格式下載

---