愛上FPGA開發(fā)

內(nèi)容概要

《愛上FPCA開發(fā)——特權(quán)和你一起學(xué)NIOSⅡ》結(jié)合一款基于Altera公司Cyclone
II系列FPGA的開發(fā)板，從一些嵌入式開發(fā)的基本術(shù)語和概念人手，到手把手第一個工程的構(gòu)建；再從一個穩(wěn)定的SOPC平臺設(shè)計，到NIOS
II軟件編程的入門；最后軟硬件結(jié)合，像模像樣地搭建了一些有實用價值的IT程。本書內(nèi)容可謂由淺人深，為在其他嵌入式平臺上已有一定開發(fā)基礎(chǔ)的NIOS
II初學(xué)者量身打造。字里行間，不僅透露出一個年輕工程師對技術(shù)的執(zhí)著和認(rèn)真，而且很多詼諧幽默的文字和真實的感悟伴隨著知識也傳遞給讀者，相信一定能夠帶給讀者更多耳目一新的感覺。本書配套DVD光盤，內(nèi)含程序源碼和20課時視頻教程，方便讀者學(xué)習(xí)。
《愛上FPCA開發(fā)——特權(quán)和你一起學(xué)NIOSⅡ》的主要讀者對象為電子、計算機(jī)、控制及信息等相關(guān)專業(yè)的在校學(xué)生，從事FPGA開發(fā)設(shè)計的電子工程師以及所有電子設(shè)計制作的愛好者們。

書籍目錄

第1章  海闊天空聊概念
  1.1  CPU之軟核與硬核
  1.2  SOPC是什么
  1.3  NIOS II的優(yōu)勢
第2章  開發(fā)流程
  2.1  流程
  2.2  執(zhí)行流程的必要性
  2.3  SOPC開發(fā)的流程
第3章  流程實踐案例——手把手第一個工程
  3.1  硬件平臺
  3.2  軟件平臺
  3.3  手把手硬件工程
    3.3.1  新建Quartus II工程
    3.3.2  SOPC Builder配置
    3.3.3  例化NIOS II工程
    3.3.4  分配引腳與編譯下載
  3.4  手把手軟件工程
    3.4.1  新建軟件模板工程
    3.4.2  設(shè)置軟件編譯屬性
    3.4.3  軟件編譯和下載
第4章  實戰(zhàn)演練之存儲控制器
  4.1  嵌入式存儲系統(tǒng)
  4.2  基于FPGA的嵌入式存儲解決方案
    4.2.1  片內(nèi)存儲器
    4.2.2  外部SRAM
    4.2.3  Flash
    4.2.4  SDRAM
  4.3  第二個系統(tǒng)準(zhǔn)備工作
  4.4  SDRAM控制器組件添加與配置
  4.5  EPCS控制器組件添加與配置
  4.6  PLL組件添加與配置
  4.7  其他SOPC Builder配置
  4.8  編輯頂層文件與引腳分配
  4.9  軟件工程調(diào)試與下載
第5章  實戰(zhàn)演練之時序收斂
  5.1  時序設(shè)計四部曲
  5.2  一部曲——時序分析
    5.2.1  系統(tǒng)內(nèi)部時鐘時序分析
    5.2.2  SDRAM接口時序分析
  5.3  二部曲——時序約束
    5.3.1  全局時鐘約束
    5.3.2  I／O接口約束之virtual clock生成與約束
    5.3.3  I／O接口約束之理論推導(dǎo)
    5.3.4  I／O接口約束之output delay約束
    5.3.5  I／O接口約束之input delay約束
    5.3.6  SDRAM時鐘頻率與相移更改
  5.4  三部曲——時序報告
    5.4.1  尋找PLL相移值
    5.4.2  查看關(guān)鍵路徑
  5.5  四部曲——時序收斂
  5.6  時序最優(yōu)化
第6章  實戰(zhàn)演練之玩轉(zhuǎn)NIOS II
  6.1  第三個SOPC系統(tǒng)硬件架構(gòu)
    6.1.1  添加新組件
    6.1.2  例化新系統(tǒng)與引腳分配
    6.1.3  時序約束與收斂
  6.2  熟悉NIOS EDS軟件開發(fā)平臺
    6.2.1  加載和關(guān)閉工程
    6.2.2  新建工程
  6.3  軟件例程1——蜂鳴器實驗
  6.4  軟件例程2——流水燈實驗
  6.5  軟件例程3——數(shù)碼管定時器實驗
  6.6  軟件例程4——串口收發(fā)實驗
  6.7  軟件例程5——看門狗定時器實驗
  6.8  軟件例程6——按鍵中斷實驗
  6.9  軟件例程7  SD卡SPI通信實驗
第7章  實戰(zhàn)演練之自定義外設(shè)組件
  7.1  總線
    7.1.1  Avalon—MM總線
    7.1.2  Avalon—ST總線
  7.2  Avalon組件集成之TLC549
    7.2.1  準(zhǔn)備工作
    7.2.2  模塊源碼設(shè)計
    7.2.3  組件封裝
    7.2.4  集成新組件到系統(tǒng)中
    7.2.5  工程例化與編譯
    7.2.6  軟件調(diào)試
  7.3  Avalon組件集成之DAC5571
    7.3.1  模塊源碼設(shè)計
    7.3.2  組件封裝
    7.3.3  集成新組件到系統(tǒng)中
    7.3.4  工程例化與編譯
    7.3.5  軟件調(diào)試
第8章  實戰(zhàn)演練之USB通信
  8.1  硬件系統(tǒng)架構(gòu)
    8.1.1  CH376芯片概述
    8.1.2  準(zhǔn)備工作
    8.1.3  集成組件
    8.1.4  工程例化與引腳分配
    8.1.5  編譯與時序收斂
  8.2  軟件編程
    8.2.1  數(shù)據(jù)／指令讀寫
    8.2.2  指令功能描述
    8.2.3  芯片寄存器讀／寫測試
    8.2.4  作為USB從機(jī)與PC連調(diào)
    8.2.5  U盤扇區(qū)讀／寫操作
    8.2.6  基于U盤的TXT文本創(chuàng)建
    8.2.7  基于U盤的A／D采集數(shù)據(jù)存儲
  8.3  改進(jìn)的CH376并口控制方式
第9章  實戰(zhàn)演練之顯示控制器DIY
  9.1  液晶驅(qū)動組件設(shè)計
    9.1.1  LCD顯示驅(qū)動模塊
    9.1.2  自定義外設(shè)模塊
  9.2  SOPC系統(tǒng)硬件架構(gòu)
    9.2.1  準(zhǔn)備工作
    9.2.2  集成組件
    9.2.3  工程例化與引腳分配
    9.2.4  編譯與時序收斂
  9.3  圖片取模配置
  9.4  軟件程序
  9.5  串口下發(fā)板級測試
第10章  網(wǎng)絡(luò)雜文
  10.1  設(shè)計資源最大化
    10.1.1  何謂設(shè)計資源
    10.1.2  設(shè)計資源就在您身邊
    10.1.3  設(shè)計資源的案例
    10.1.4  設(shè)計資源，無處不在
    10.1.5  總結(jié)——積攢設(shè)計資源
    10.1.6  設(shè)計思想，來源于生活
    10.1.7  結(jié)束語
  10.2  2010——成長，在路上
  10.3  好書從比喻開始
參考文獻(xiàn)

章節(jié)摘錄

版權(quán)頁：片內(nèi)存儲器的最佳應(yīng)用場合包括作為常見的緩存、點(diǎn)到點(diǎn)的緩存、查找表以及FIFO等。緩存：由于其具有低反應(yīng)延時，片內(nèi)存儲器在微處理器中作為緩存表現(xiàn)良好。NIOSII處理器使用片內(nèi)存儲器作為引導(dǎo)和數(shù)據(jù)緩存。因為緩存本身都相對較小，所以片內(nèi)存儲器有限的容量作為緩存通常不是一個問題。點(diǎn)到點(diǎn)的緩存：低延時的存取也使得片內(nèi)存儲器適用于作為器件間的緩存，即點(diǎn)到點(diǎn)的緩存。它是指處于正常的尋址空間，但與微處理器有專用接口的存儲器。這些存儲器主要用來實現(xiàn)緩存存儲器的高速、低反應(yīng)延時特性。查找表：針對某些軟件編程功能，尤其是算法上的功能。與在軟件中進(jìn)行計算相比，使用查找表儲存所有可能的功能結(jié)果通常是最快的方法。片內(nèi)存儲器在這方面表現(xiàn)良好，前提是片內(nèi)存儲器的可用容量能夠容納可能的功能結(jié)果。FIFO：嵌入式系統(tǒng)經(jīng)常需要管理從一個模塊到另一個模塊的數(shù)據(jù)流。FIF0可以在以不同的高速運(yùn)行著的模塊間作為數(shù)據(jù)緩沖存儲器。根據(jù)應(yīng)用程序所需FIFO的大小，片內(nèi)存儲器可以作為高速和便利的FIFO存儲。但片內(nèi)存儲器不適用于需要大容量存儲的應(yīng)用中。因為片內(nèi)存儲器容量相對受限，所以應(yīng)避免使用其儲存大量的數(shù)據(jù)。但是，有些工作可以更好地利用片內(nèi)存儲器完成。如果應(yīng)用程序使用多個小塊數(shù)據(jù)。并且不是所有的數(shù)據(jù)塊都適合使用片內(nèi)存儲器，那么設(shè)計者應(yīng)當(dāng)仔細(xì)考慮某些應(yīng)用可以使用片內(nèi)存儲器。如果用戶的目標(biāo)是系統(tǒng)的高速性能，那么可以將最經(jīng)常存取的數(shù)據(jù)放在片內(nèi)存儲器中。在系統(tǒng)中使用片內(nèi)存儲器需要遵從下面一些規(guī)則：①設(shè)置片內(nèi)存儲器的數(shù)據(jù)帶寬與主控系統(tǒng)的數(shù)據(jù)帶寬相匹配。例如，如果要連接片內(nèi)存儲器到NIOSII處理器的數(shù)據(jù)控制器上，需要設(shè)置片內(nèi)存儲器的數(shù)據(jù)帶寬為32bit，與NIOSII處理器的數(shù)據(jù)控制器的數(shù)據(jù)帶寬相同；否則存取的延時將會大于一個時鐘周期，這是因為系統(tǒng)相互連接需要進(jìn)行帶寬轉(zhuǎn)換。當(dāng)然了，如果系統(tǒng)中允許這種存取延時（即多次存取以完成一次總線帶寬訪問），那么不匹配帶寬也是沒有問題的。②如果片內(nèi)存儲器元件連接了多個主控制器，應(yīng)考慮使用具有雙通道的片內(nèi)存儲器。雙通道特性使得在兩個主控制器連接到同一個片內(nèi)存儲器時無需設(shè)置判斷邏輯。另外，雙通道存儲器允許在兩個接口同時進(jìn)行存取，這樣在兩個主控制器連接到同一個片內(nèi)存儲器時，可以極大地提升效率與性能。然而，如果沒有在主控制器間進(jìn)行協(xié)調(diào)，那么兩個RAM的從接口同時執(zhí)行寫入操作將會導(dǎo)致數(shù)據(jù)沖突。

圖書封面

圖書標(biāo)簽Tags

無

評論、評分、閱讀與下載

---

    愛上FPGA開發(fā) PDF格式下載

---