Altium Designer EDA設(shè)計(jì)與實(shí)踐

內(nèi)容概要

李磊、梁志明、華文龍編著的《Altium Designer
EDA設(shè)計(jì)與實(shí)踐》詳細(xì)介紹Altium Designer EDA系統(tǒng)設(shè)計(jì)功能和操作方法。全面介紹了
NanoBoard系列平臺(tái)的特點(diǎn)和功能、Altium Designer中EDA設(shè)計(jì)流程、 Altium Designer
EDA系統(tǒng)板級(jí)調(diào)試以及IP軟核設(shè)計(jì)方法、8位軟核處理器系統(tǒng)的設(shè)計(jì)流程、32位軟核處理器系統(tǒng)設(shè)計(jì)流程、OpenBus系統(tǒng)設(shè)計(jì)以及
Altium Designer和第三方平臺(tái)的調(diào)試和下載方法。
 《Altium Designer
EDA設(shè)計(jì)與實(shí)踐》適合作為各大中專院校相關(guān)專業(yè)和培訓(xùn)班的教材，也可以作為電子、電氣、自動(dòng)化等相關(guān)專業(yè)人員學(xué)習(xí)和參考用書。Altium公司對(duì)本書內(nèi)容進(jìn)行了審核。本書由Altium公司授權(quán)出版。

書籍目錄

第1章  Altium Designer平臺(tái)與EDA設(shè)計(jì)
  1.1 Altium Designer與電子設(shè)計(jì)的發(fā)展
    1.1.1 Altium Designer平臺(tái)性能
    1.1.2 多用戶的協(xié)同開發(fā)
  1.2 EDA設(shè)計(jì)與Altium Designer融合
    1.2.1 豐富的IP庫(kù)資源
    1.2.2 可視化的工程操作
    1.2.3 強(qiáng)大的SOPC設(shè)計(jì)能力
    1.2.4 簡(jiǎn)單而實(shí)用IP設(shè)計(jì)功能
    1.2.5 便捷的虛擬儀器調(diào)試
    1.2.6 高效的TestBeneh設(shè)計(jì)功能
  1.3 可重構(gòu)的硬件開發(fā)平臺(tái)和突破傳統(tǒng)設(shè)計(jì)流程
    1.3.1 可重構(gòu)的硬件平臺(tái)
    1.3.2 統(tǒng)一的開發(fā)環(huán)境
    1.3.3 高效的板級(jí)在線調(diào)試
  1.4 豐富的在線網(wǎng)絡(luò)資源
  1.5 Altium Designer工程層次結(jié)構(gòu)
第2章  電子系統(tǒng)設(shè)計(jì)的創(chuàng)新驗(yàn)證平臺(tái)
  2.1 NBII
    2.1.1 NBII介紹
    2.1.2 NBII的主要功能
    2.1.3 NBII的結(jié)構(gòu)特點(diǎn)
    2.1.4 NBII板載資源
  2.2 NB3000系列
    2.2.1 NB3000介紹
    2.2.2 NB3000的系統(tǒng)結(jié)構(gòu)
    2.2.3 NB3000的系統(tǒng)資源
    2.2.4 NB3000的外圍接口
  2.3 深入NB3000
    2.3.1 NB3000快速構(gòu)建電子系統(tǒng)設(shè)計(jì)原型
    2.3.2 音樂(lè)霹靂彩燈設(shè)計(jì)
第3章  Altium Designer FPGA系統(tǒng)設(shè)計(jì)
  3.1 EDA設(shè)計(jì)流程簡(jiǎn)介
  3.2 A1tium DesignerEDA設(shè)計(jì)平臺(tái)的特點(diǎn)
  3.3 Altium Designer EDA開發(fā)流程介紹
    3.3.1 新建FPGA工程
    3.3.2 HDL方法設(shè)計(jì)子模塊驅(qū)動(dòng)
  3.4 A1tium Designer邏輯功能仿真
    3.4.1 仿真的類型
    3.4.2 Altium Designer TestBench基本結(jié)構(gòu)
    3.4.3 Altium Designer TestBench操作步驟
    3.4.4 測(cè)試信號(hào)的產(chǎn)生
    3.4.5 初次啟動(dòng)TestBench仿真
  3.5 Altium Designer原理圖輸入法設(shè)計(jì)  
    3.5.1 原理圖分層設(shè)計(jì)流程與圖標(biāo)創(chuàng)建
    3.5.2 原理圖模塊連接設(shè)計(jì)
    3.5.3 原理圖設(shè)計(jì)邏輯仿真
    3.5.4 原理圖調(diào)用器件庫(kù)內(nèi)元件設(shè)計(jì)
  3.6 Altium Designer常用操作介紹
    3.6.1 原理圖IP庫(kù)介紹
    3.6.2 原理圖放置器件
    3.6.3 原理圖信號(hào)的連接
    3.6.4 器件圖標(biāo)序號(hào)的快速添加
    3.6.5 電源與地的作用
第4章  FPGA工程的系統(tǒng)驗(yàn)證與IP封裝方法
  4.1 FPGA工程的系統(tǒng)驗(yàn)證簡(jiǎn)介
  4.2 FPGA工程下載的基本流程
  4.3 NanoBoard開發(fā)平臺(tái)與Altium Designer的操作
    4.3.1 NanoBoard與Ahium Designer的連接
    4.3.2 Ahium Designer與NanoBoard的可視化操作
  4.4 建立FPGA工程約束條件
    4.4.1 約束文件語(yǔ)法定義
    4.4.2 約束文件的輸入與添加
  4.5 Altium Designer編譯、綜合與下載
  4.6 采用標(biāo)準(zhǔn)的Nano平臺(tái)完成下載
  4.7 虛擬儀器的使用
  4.8 核心工程設(shè)計(jì)與IP封裝設(shè)計(jì)
    4.8.1 設(shè)計(jì)與發(fā)布IP器件
    4.8.2 驗(yàn)證IP器件
第5章  Altium Des堙ner片上嵌入式系統(tǒng)設(shè)計(jì)
  5.1 8位處理器FSK51內(nèi)核
    5.1.1 TSK51系列微處理器
    5.1.2 TSK51x引腳定義
    5.1.3 TSK51x存儲(chǔ)器管理
  5.2 基于TSK51的嵌入式軟件開發(fā)環(huán)境
    5.2.1 嵌入式軟件編譯環(huán)境
    5.2.2 創(chuàng)建一個(gè)嵌入式工程
    5.2.3 設(shè)置嵌入式工程選項(xiàng)
    5.2.4 構(gòu)建嵌入式應(yīng)用
    5.2.5 調(diào)試嵌入式應(yīng)用
  5.3 Altium Designer 8位嵌入式FPGA系統(tǒng)設(shè)計(jì)流程
    5.3.1  Altium Designer圖形化設(shè)計(jì)流程控制
    5.3.2 基于Nexus協(xié)議的JTAG軟鏈
    5.3.3 嵌入式工程的在線調(diào)試
第6章  基于TSK3000A的32位片上嵌入式系統(tǒng)設(shè)計(jì)
  6.1 TSK3000A 32位軟核處理器的特點(diǎn)
    6.1.1 軟核處理器的應(yīng)用優(yōu)勢(shì)
    6.1.2 TSK3000A處理器的特性
  6.2 TSK3000A 32位處理器的介紹
    6.2.1 引腳介紹
    6.2.2 處理器配置
    6.2.3 存儲(chǔ)器和IO管理
    6.2.4 存儲(chǔ)器映射定義
    6.2.5 存儲(chǔ)器和外設(shè)IO訪問(wèn)
    6.2.6 通用寄存器
    6.2.7 特殊功能寄存器
  6.3 中斷和異常
    6.3.1 中斷
    6.3.2 軟件異常
    6.3.3 中斷模式
    6.3.4 從中斷返回
  6.4 可編程間隔定時(shí)器
  6.5 Wishbone總線通信
    6.5.1 Wishbone器件的讀寫
    6.5.2 Wishbone時(shí)序
    6.5.3 系統(tǒng)互連專用器件
  6.6 基于TSK3000A的FPGA系統(tǒng)設(shè)計(jì)
    6.6.1 基于TSK3000A的硬件系統(tǒng)搭建
    6.6.2 基于TSK3000A的嵌入式編程
    6.6.3 工程的構(gòu)建以及下載運(yùn)行
第7章  軟件平臺(tái)構(gòu)建器設(shè)計(jì)技術(shù)
  7.1 OpenBus總線系統(tǒng)
    7.1.1 OpenBus總線系統(tǒng)簡(jiǎn)介
    7.1.2 OpenBus總線系統(tǒng)基本原理
    7.1.3 OpenBus系統(tǒng)設(shè)計(jì)基礎(chǔ)
  7.2 采用OpenBus總線構(gòu)建TSK3000A處理器系統(tǒng)
  7.3 軟件平臺(tái)構(gòu)建器的基本原理
  7.4 采用軟件平臺(tái)構(gòu)建器進(jìn)行嵌入式軟件設(shè)計(jì)
  7.5 工程的構(gòu)建以及下載運(yùn)行
第8章  Altium Designet與第三方平臺(tái)的連接
  8.1 Altium Designer與第三方開發(fā)板的連接
    8.1.1 傳統(tǒng)的并口下載調(diào)試電纜的連接
    8.1.2 Altium IISB JTAG適配器的連接
    8.1.3 NanoBoard與第三方開發(fā)板的連接
  8.2 Altium Designer JTAG掃描鏈
    8.2.1 從JTAG的發(fā)展談起
    8.2.2 JTAG掃描的級(jí)聯(lián)
    8.2.3 Altium Designer JTAG的類型
    8.2.4 從Altium Designer JTAG的連接方式談起
    8.2.5 A1tiumDesigner JTAG掃描鏈特點(diǎn)
  8.3 AItium Designer第三方開發(fā)板工程移植
    8.3.1 從最簡(jiǎn)單的Simple—Counter工程移植開始
    8.3.2 將工程下載至第三方開發(fā)平臺(tái)的FPGA配置Flash中  
    8.3.3 運(yùn)用“軟”鏈調(diào)試設(shè)計(jì)

編輯推薦

　　《Altium DesignerEDA設(shè)計(jì)與實(shí)踐》以最簡(jiǎn)潔的設(shè)計(jì)案例詳細(xì)介紹了每個(gè)功能的使用方法和操作流程，方便Altium用戶選擇最恰當(dāng)?shù)脑O(shè)計(jì)方式，更好地應(yīng)用AltiumDesigner展開EDA系統(tǒng)設(shè)計(jì)工作，提高用戶的設(shè)計(jì)效率。

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

    Altium Designer EDA設(shè)計(jì)與實(shí)踐 PDF格式下載

---