手把手教你學CPLD/FPGA與單片機聯(lián)合設計

出版時間:2010-11  出版社:北京航空航天大學  作者:周興華//李玉麗//傅飛峰  頁數(shù):293  

前言

CPLD/FPGA是什么樣的器件?它起什么作用?它與單片機是怎樣的關系?為什么學會了單片機的設計,還要再學習CPLD/FPGA的設計?剛接觸本書的讀者,很可能會有這些疑問?!PLD(Complex Prograromable Logic Device),復雜可編程邏輯器件的英語縮寫?!PGA(Field Programmable Gate Array),現(xiàn)場可編程門陣列的英語縮寫。盡管CPLD與FPGA的結構不同,但從應用的角度來看均屬于可編程邏輯器件(Programmable Logic Device,PLD)的范疇。接下來的問題是:可編程邏輯器件PLD有什么用(或者起什么作用)?它與單片機是怎樣的關系?為了說清楚這件事,先舉一個例子:如果需要制作一個50 MHz的頻率計,僅使用單片機顯然是不可能實現(xiàn)的,因為單片機無法對高達50 MHz的頻率信號進行計數(shù)及處理。那怎么辦呢?比較可行的方法是:先用數(shù)字邏輯電路對高達50 MHz的頻率信號進行分頻、計數(shù)、鎖存,然后將測得的信號再交給單片機進行運算處理、顯示、輸出控制等。因為數(shù)字邏輯電路的工作頻率比較高,可以滿足幾十至幾百MHz的信號處理。但還有問題:完成這些工作的數(shù)字邏輯電路,需要十幾片至幾十片的通用數(shù)字邏輯集成電路芯片,顯然結構太復雜了,可靠性也低。這個時候,可編程邏輯器件(CPLD或FPGA)就可以大顯身手了,可以直接使用PLD芯片進行數(shù)字電路系統(tǒng)的設計,將分頻、計數(shù)、鎖存等功能通過軟件編程的方法設計在PLD的芯片內(nèi)部,使得從原來的印板級設計上升到芯片級設計,大大縮小了印板的體積,提高了可靠性。而單片機的特長是使用方便,運算精確靈活,控制能力強,將CPLD/FPGA與單片機結合起來應用之后,充分發(fā)揮了它們各自的特長,使其優(yōu)勢互補。這樣整個系統(tǒng)的結構簡單、功能強大、性價比非常高。剛才只是舉了一個很小的例子,實際上PLD所能完成的工作遠不止這些,小至各種門電路、計數(shù)器、觸發(fā)器、鎖存器,大到雷達信號處理器、激光控制器,都可以用PLD來實現(xiàn),甚至還可以用PLD直接構造出CPIJ內(nèi)核?,F(xiàn)在明白了吧,可編程邏輯器件PLD主要應用于單片機無法勝任的高頻數(shù)字邏輯領域。因此,學會單片機之后,還需要學習CPLD/FPGA的設計。

內(nèi)容概要

作者從2009年1月起,在《電子世界》雜志上連載了《手把手教你學CPLD/FPGA設計》講座。本書以此為藍本,另外增加了大量的篇幅與實驗例子進行充實。此外,為了幫助讀者掌握單片機與CPLD/FPGA的聯(lián)合設計,還介紹了51單片機的基本知識及單片機c語言編程的基礎知識,并通過實例設計進行詳解。本書以實踐(實驗)為主線,以生動短小的實例為靈魂,穿插介紹了Verilog HDL語言的語法及Altera公司的EPM7128S(或Atmel公司的ATFl508A5)設計開發(fā)編程。本書理論與實踐緊密結合,由淺入深、循序漸進地引導讀者進行學習、實驗,這樣讀者學得進、記得牢,不會產(chǎn)生畏難情緒,無形之中就掌握了CPLD/FPGA的聯(lián)合設計?! ”緯瀼亍妒职咽纸棠銓W系列叢書》的教學方式。書中附有光盤,含本書所有的程序設計文件。本書可用作大學本科或?qū)??、中高等職業(yè)技術學校、電視大學等的教學用書,也可作為CPLD/FPGA愛好者的自學用書。

書籍目錄

第1章 可編程邏輯器件概述 1.1 可編程邏輯器件簡介  1.1.1 可編程邏輯器件的基本結構  1.1.2 可編程邏輯器件的分類及特點  1.1.3 可編程邏輯器件的邏輯表示方法 1.2 CPLD/FPGA的結構與特性  1.2.1 基于乘積項的CPLD原理與結構  1.2.2 基于乘積項的CPLD邏輯實現(xiàn)方式  1.2.3 基于查找表的FPGA原理與結構  1.2.4 基于查找表的FPGA邏輯實現(xiàn)方式  1.2.5 CPLD與FPGA器件的差別 1.3 Altera公司的MAX7000系列(2PLD特性介紹  1.3.1 邏輯陣列塊(LAB)  1.3.2 宏單元  1.3.3 擴展乘積項  1.3.4 可編程連線陣列  1.3.5 I/O控制塊  1.3.6 其他特性第2章 可編程邏輯器件的設計流程及學習開發(fā)器材 2.1 可編程邏輯器件的設計流程  2.1.1 設計輸入  2.1.2 綜合  2.1.3 CPLD/FPGA器件適配  2.1.4 仿真  2.1.5 編程下載 2.2 CPLD/FPGA與單片機聯(lián)合設計的學習器材介紹  2.2.1 Altera公司的集成開發(fā)軟件MAX+plusII及QuartusII  2.2.2 KeiIC51Windows集成開發(fā)環(huán)境  2.2.3 MCU&CPLDDEMO綜合試驗板  2.2.4 ByteBlasterMV并口下載器  2.2.5 單片機USB程序下載器  2.2.6 9V高穩(wěn)定專用穩(wěn)壓電源第3章 開發(fā)軟件的安裝 3.1 KeilC51集成開發(fā)軟件安裝 3.2 MAX+plusⅡ集成開發(fā)軟件安裝 3.3 QuartusⅡ集成開發(fā)軟件安裝 3.4 USBasp下載器的安裝與使用  3.4.1 USBasp下載器的安裝  3.4.2 USBasp下載器的使用 3.5 Atmel并口下載軟件atmelisp的安裝 3.6 POF to JED轉換軟件Pof2jed的安裝第4章 第一個CPLD/FPGA入門實驗程序 4.1 使用Max+plusⅡ集成開發(fā)軟件進行入門實驗  4.1.1 建立項目  4.1.2 設計輸入(原理圖或硬件描述語言)  4.1.3 選擇器件并鎖定引腳  4.1.4 編譯器件  4.1.5 仿真  4.1.6 編程下載  4.1.7 應用 4.2 使用QuartusⅡ集成開發(fā)軟件進行入門實驗  4.2.1 建立項目  4.2.2 設計輸入(原理圖或硬件描述語言)  4.2.3 設計編譯  4.2.4 仿真  4.2.5 引腳分配  4.2.6 編程下載  4.2.7 立用第5章 VerilogHDL硬件描述語言 5.1 VerilogHDL模塊的基本結構  5.1.1 模塊聲明  5.1.2 端口定義  5.1.3 信號類型說明  5.1.4 邏輯功能描述  5.1.5 實驗程序1——緩沖器  5.1.6 實驗程序2——反相器(非門) 5.2 VerilogHDL語法要素  5.2.1 標識符與關鍵字  5.2.2 常量、變量及數(shù)據(jù)類型  5.2.3 實驗程序3——與門  5.2.4 實驗程序4——與非門  5.2.5 實驗程序5——LED的閃爍  5.2.6 運算符  5.2.7 運算符的優(yōu)先級  5.2.8 實驗程序6——或門  5.2.9 實驗程序7——或非門  5.2.10 實驗程序8——異或門  5.2.11 實驗程序9——異或非門  5.2.12 實驗程序10——三態(tài)門 5.3 VerilogHDL的行為語句  5.3.1 賦值語句  5.3.2 過程語句  5.3.3 塊語句  5.3.4 條件語句  5.3.5 循環(huán)語句  5.3.6 編譯預處理  5.3.7 任務和函數(shù) 5.4 VerilogHDL數(shù)字邏輯單元結構的設計  5.4.1 結構描述方式  5.4.2 實驗程序——門級結構描述設計的基本門電路  5.4.3 數(shù)據(jù)流描述方式  5.4.4 行為描述方式第6章 組合邏輯電路的設計實驗第7章 觸發(fā)器的設計實驗第8章 時序邏輯電路的設計實驗第9章 CPLD/FPGA的設計應用第10章 51單片機的基本知識第11章 單片機C語言基礎知識第12章 CPLD/FPGA與單片機的接口及數(shù)據(jù)傳輸?shù)?3章 CPLD/FPGA與單片機的聯(lián)合設計實例——液晶顯示頻率計參考文獻

章節(jié)摘錄

插圖:適配器(Fitter)有時也稱為結構綜合器,它的功能是將綜合器產(chǎn)生的網(wǎng)表文件配置到指定的目標器件中,并產(chǎn)生最終的可下載文件。如對CPLD器件而言,產(chǎn)生熔絲圖文件,即JEDEC文件;對FPGA器件則產(chǎn)生Bitstream位流數(shù)據(jù)文件。利用適配器可將綜合后的網(wǎng)表文件針對某一具體的目標器件進行邏輯映射操作,包括底層器件配置、邏輯分割、邏輯優(yōu)化、布局布線等。映射是把設計分為多個適合器件內(nèi)部邏輯資源實現(xiàn)的邏輯小塊的過程。適配器產(chǎn)生以下一些重要的文件:①適配報告,它包括芯片內(nèi)部資源耗用情況,設計的布爾方程描述情況等。②面向其他EDA工具的輸出文件,如EDIF文件等。③適配后的仿真模型,包括延時信息等,以便進行精確的時序仿真。因為已經(jīng)得到器件的實際硬件特性(如時延特性),所以仿真結果能精確地預測未來芯片的實際性能。如果仿真結果達不到設計要求,就需要修改源代碼或選擇不同速度的器件,直至滿足設計要求。④器件編程文件,如用于CPLD編程的JEDEC、POF等格式的文件;用于FPGA配置的SOF、JAM、BIT等格式的文件。

編輯推薦

《手把手教你學CPLD/FPGA與單片機聯(lián)合設計》:手把手教你學系列叢書

圖書封面

評論、評分、閱讀與下載


    手把手教你學CPLD/FPGA與單片機聯(lián)合設計 PDF格式下載


用戶評論 (總計23條)

 
 

  •   我買的手把手教你學DSP,怎么讓我評這本書?
  •   比較適合入門級自學教材,循序漸進,講述內(nèi)容也很詳盡,還是不錯的!
  •   這本書很不錯 很適合初級人士入門使用
  •   發(fā)貨速度挺快的 書內(nèi)容很滿意 比較適合初學者很有的哦
  •   發(fā)貨較快,書籍正版,基礎性強。
  •   1.專門講Altera 7000S的書籍不多,這是一本CPLD的入門書籍。
    2.STEP BY STEP DIY,從第一個工程開始講起,作者很有教學經(jīng)驗,一定能教會你自己動手做。
    3.最后一章是個頻率計的詳細案例,這是很多本科課程設計的題目,可以借簽的!
    4.缺點是,實例中有一個大bug……耽誤了我一個半月,幾次給周老師電話,沒解決,最后自己解決的。氣死!看來Verilog HDL,還有許多細節(jié)問題呢。愿意交流請QQ 17 4347 9980.
    5.使用QuartusII是關鍵呢。
    6.關鍵詞:CPLD/ALTERA 7000S,VERILOG HDL,QUARTUS II,選其他參考書一定要注意圍繞這三個關鍵詞。不然書太多了……
  •   讀了一半了,很適合入門CPLD FPGA這樣的邏輯控制器
  •   因為之前了解了才買的,所以對書的內(nèi)容沒什么好說的。印刷方面質(zhì)量還可以、字還清晰。光盤可讀;包裝簡陋但書沒碰傷。
  •   學習中,本系列的教程均可。
  •   實現(xiàn)功能描述不充分,僅僅有代碼,下載實現(xiàn)部分過多重復,啰嗦了,作為入門書籍不錯,能在基礎部分在清晰就更好了
  •   對初學者來說確實很好!??!
  •   如題,但是紙張略薄
  •   到付不錯
  •   沒有想象的好!很多基礎知識都忽略的!把其他的內(nèi)容加了進來沒有著重講cpld和mcu硬件連接
  •   這本書語法很淺,基本上沒有專門講語法,對單獨看這邊書看不懂Verlog編程
  •   太簡單了 太淺了 可能便于學吧 程序例子太簡單 除了后面的幾個例子
  •   深入淺出,內(nèi)容全面
  •   完全是標題黨啊,說是講CPLD/FPGA與單片機聯(lián)合設計,其實只用了兩個簡單例子來講,例子非常之簡單,在最后一章。里面竟然用大篇幅講如何安裝軟件,單片機C語言,暈死啊。。。大家千萬不要買這本書。
  •   物有所值吧 我看了幾頁
  •   說實話這是在亞馬遜上面第一次買到這么垃圾的書!書有破損的,紙張一般!還有個光盤就275M!里面連個軟件都沒有,凈是胡扯,什么軟件的安裝演示!
  •   以前只會AVR單片機,初次接觸到FPGA不知道如何入手,有了這本書,可以看看怎么轉型到FPGA的學習,C語言的串行和Verilog的并行還是有很大區(qū)別的
  •   書講的東西還是挺好的,很基礎,但是編的不好,有為開發(fā)板打公告的嫌疑
  •   言簡意賅,但沒有手把手教你學單片機好了
 

250萬本中文圖書簡介、評論、評分,PDF格式免費下載。 第一圖書網(wǎng) 手機版

京ICP備13047387號-7