FPGA/CPLD系統(tǒng)設計與應用案例

前言

FPGA／CPLD可編程邏輯器件已廣泛應用于電子工程的各個領域，F(xiàn)PGA／CPLD可編程邏輯器件的應用設計已成為電子專業(yè)技術人員必須掌握的技能。Ahera公司作為世界上最大的可編程邏輯器件供應商之一，提供了MAx+plusⅡ軟件開發(fā)環(huán)境，極大方便了FPGA／CPLD的設計開發(fā)人員。MAx+plusⅡ軟件界面友好、使用便捷、內(nèi)容豐富、功能強大，是一種與結構無關的集成開發(fā)環(huán)境，在電子設計中得到了廣泛應用。Altera可編程邏輯器件是應用較為廣泛的可編程邏輯器件，MAx+plusⅡ開發(fā)工具是初學者較易掌握的可編程邏輯器件開發(fā)工具。本書系統(tǒng)講解了A：ltera公司的可編程邏輯器件、MAX+plusⅡ開發(fā)工具、VHDL硬件描述語言和豐富的數(shù)字電路及數(shù)字電子系統(tǒng).EDA設計實例。本書介紹了利用MAx+plusⅡ進行數(shù)字電路設計的設計流程，從設計輸入到設計編譯再到模擬仿真，最后是編程下載，每一部分都做了詳盡的介紹，其中融入了作者的使用心得，使讀者閱讀起來方便、實用。設計輸入方法介紹了文本輸入法、波形輸入法等多種輸入方法，以便于讀者靈活運用。書中盡量采用方法與實例相結合的方式，避免了枯燥乏味的講解，使讀者能夠掌握軟件的使用。書中的大多數(shù)電路圖和源程序已經(jīng)過實例驗證，讀者可以直接應用于自己的設計。本書的特點是強調(diào)實用性和先進性，力求通俗易懂。實用MAX+plusⅡ軟件設計者不需要精通器件內(nèi)部的復雜結構，只需要應用自己熟悉的輸人工具進行設計。但是對可編程邏輯器件性能的了解可以使設計者更好地利用器件資源，減少設計中潛在的競爭冒險。設計項目的仿真也是一個非常重要的環(huán)節(jié)。

內(nèi)容概要

本書從數(shù)字電子技術入手，系統(tǒng)講解了組合邏輯電路及時序邏輯電路的基本知識以及常用邏輯電路運用和設計。在此基礎上以Altera公司的可編程邏輯器件、MAX+plus Ⅱ開發(fā)工具為平臺講解了可編程邏輯器件的應用設計方法，最后通過EDA工程實例將數(shù)字電子技術與EDA有機結合，講解了常用邏輯電路在可編程邏輯器件上的實現(xiàn)。    本書共分為四大部分：數(shù)字電子技術（邏輯代數(shù)、組合邏輯電路、時序邏輯電路）、可編程邏輯器件及開發(fā)工具（可編程邏輯器件、MAX+plusⅡ概述、原理圖輸入法設計、設計項目編譯、電路仿真與時序分析、其他輸入設計法和器件編程）、硬件描述語言VHDL和EDA工程實例。    本書可供計算機、電子信息、自動化等專業(yè)的高校師生學習、參考，對電子工程技術人員也有實用價值。

書籍目錄

前言第一章　邏輯代數(shù)基礎  第一節(jié)　數(shù)制與編碼    一、數(shù)制    二、數(shù)制轉換    三、二進制的算術運算    四、常用編碼  第二節(jié)　邏輯運算    一、邏輯代數(shù)的基本運算    二、邏輯代數(shù)的復合運算  第三節(jié)　邏輯函數(shù)    一、邏輯函數(shù)的表示方法    二、邏輯函數(shù)表示方法的相互轉換　第四節(jié)　邏輯代數(shù)的公理、基本定律、運算規(guī)則    一、邏輯代數(shù)的公理    二、邏輯代數(shù)的基本定律    三、邏輯代數(shù)的運算規(guī)則  第五節(jié)　邏輯函數(shù)的化簡    一、公式化簡法    二、卡諾圖化簡法第二章　組合邏輯電路  第一節(jié)　邏輯門電路    一、邏輯門電路概述    二、分立元器件門電路    三、數(shù)字集成電路　第二節(jié)　組合邏輯電路分析    一、組合邏輯電路的分析步驟    二、組合邏輯電路的分析舉例　第三節(jié)　組合邏輯電路設計    一、組合邏輯電路設計步驟    二、組合邏輯電路設計舉例　第四節(jié)　加法器    一、半加器設計    二、全加器設計    三、集成加法器    四、全加器應用　第五節(jié)　編碼器    一、普通編碼器    二、二一十進制編碼器    三、優(yōu)先編碼器　第六節(jié)　譯碼器    一、譯碼器設計    二、集成譯碼器    三、數(shù)字顯示譯碼驅動電路　第七節(jié)　數(shù)據(jù)選擇器和數(shù)值比較器　　一、數(shù)據(jù)選擇器    二、數(shù)值比較器（Comparator)  第三章　時序邏輯電路　第一節(jié)　觸發(fā)器    一、觸發(fā)器的分類、特點及描述方法    二、基本RS觸發(fā)器    三、同步RS觸發(fā)器    四、邊沿觸發(fā)器第四章　可編程邏輯器件第五章　MAX+plusIl概述第六章　原理圖輸入法設計第七章　設計項目編譯第八章　電路仿真與時序分析第九章　其他輸入設計法第十章　器件編程第十一章　硬件描述語言VHDL語言第十二章　FPGA/CPLD綜合設計實例

章節(jié)摘錄

插圖：第二章 組合邏輯電路數(shù)字電路分為組合邏輯電路和時序邏輯電路兩類。組合邏輯電路的特點是輸出信號只與當時的輸入信號保持對應的函數(shù)關系，與其他時刻的輸入狀態(tài)無關，它是無記憶功能的。組合邏輯電路的基本單元是邏輯門電路。第一節(jié) 邏輯門電路一、邏輯門電路概述實現(xiàn)基本邏輯運算和復合邏輯運算的單元電路統(tǒng)稱為邏輯門電路，簡稱門電路。1．邏輯門電路的特點門電路是一種開關電路，是由開關器件依據(jù)門電路不同的邏輯功能組成。通常所用的開關器件即是工作在開關方式下的半導體二極管、半導體三極管（雙極型三極管）．和場效應管（MOS管）。它們是一種受控開關，在正向偏置時器件處于導通狀態(tài)，相當于開關的接通；在反向偏置時器件處于截止狀態(tài)，相當于開關的斷開。2．常用邏輯門電路（1）分立元器件邏輯門電路是組成單元邏輯門的原始形式，目前已逐漸被集成邏輯門電路所取代。但通過介紹分立元器件邏輯門電路，可引入用門電路實現(xiàn)邏輯運算的基本概念。

編輯推薦

《FPGA/CPLD系統(tǒng)設計與應用案例》介紹了利用MAx+plusⅡ進行數(shù)字電路設計的設計流程，從設計輸入到設計編譯再到模擬仿真，最后是編程下載，每一部分都做了詳盡的介紹，其中融入了作者的使用心得，使讀者閱讀起來方便、實用。設計輸入方法介紹了文本輸入法、波形輸入法等多種輸入方法，以便于讀者靈活運用。

圖書封面

評論、評分、閱讀與下載

---

    FPGA/CPLD系統(tǒng)設計與應用案例 PDF格式下載

---