CMOS超大規(guī)模集成電路設(shè)計(jì)

內(nèi)容概要

　　這本關(guān)于CMOS
VLSI設(shè)計(jì)的暢銷圖書(shū)經(jīng)過(guò)全面修訂，囊括了在芯片上設(shè)計(jì)復(fù)雜與高性能CMOS系統(tǒng)的大量先進(jìn)技術(shù)。本書(shū)覆蓋了從數(shù)字系統(tǒng)一級(jí)到電路一級(jí)的CMOS設(shè)計(jì)方法，其中既介紹了一些基本原理，也介紹了許多很好的設(shè)計(jì)經(jīng)驗(yàn)。
　　Neil H．E．Weste和新的合著者David
Harris利用他們豐富的業(yè)界實(shí)踐經(jīng)驗(yàn)與教學(xué)經(jīng)驗(yàn)對(duì)先進(jìn)的芯片設(shè)計(jì)方法進(jìn)行了介紹。本書(shū)作者曾經(jīng)在Intel、Cisco和Bell實(shí)驗(yàn)室工作過(guò)，作者通過(guò)共享他們?cè)谶@一專業(yè)領(lǐng)域的經(jīng)驗(yàn)，從實(shí)用的角度闡述了有關(guān)CMOS
VLSI設(shè)計(jì)的內(nèi)容。

書(shū)籍目錄

譯者序
前言
第1章 概論
　1.1 集成電路的短暫歷程
　1.2 本書(shū)提要
　1.3 MOS晶體管
　1.4 CMOS邏輯
　1.5 CMOS的制作和版圖設(shè)計(jì)
　1.6 設(shè)計(jì)劃分
　1.7 設(shè)計(jì)實(shí)例：一個(gè)簡(jiǎn)單的MIPS微處理器
　1.8 邏輯設(shè)計(jì)
　1.9 電路設(shè)計(jì)
　1.10 物理設(shè)計(jì)
　1.11 設(shè)計(jì)驗(yàn)證
　1.12 制造、封裝和測(cè)試
　本章小結(jié)
　習(xí)題
第2章 MOS晶體管理論
　2.1 引言
　2.2 理想的I-V特性
　2.3 C-V特性
　2.4 非線性I-V效應(yīng)
　2.5 直流傳輸特性
　2.6 開(kāi)關(guān)級(jí)RC延遲模型
　2.7 常見(jiàn)誤區(qū)
　本章小結(jié)
　習(xí)題
第3章 CMOS工藝技術(shù)
　3.1 引言
　3.2 CMOS技術(shù)
　3.3 版圖設(shè)計(jì)規(guī)則
　3.4 CMOS工藝增強(qiáng)技術(shù)
　3.5 與工藝相關(guān)的CAD問(wèn)題
　3.6 有關(guān)制造問(wèn)題
　3.7 常見(jiàn)誤區(qū)
　3.8 歷史透視
　本章小結(jié)
　習(xí)題
第4章 電路表征及性能評(píng)價(jià)
　4.1 引言
　4.2 延遲估算
　4.3 邏輯功效與晶體管縮放
　4.4 功耗
　4.5 互連
　4.6 布線工程
　4.7 設(shè)計(jì)容限
　4.8 可靠性
　4.9 按比例縮小
　4.10 常見(jiàn)誤區(qū)
　4.11 歷史透視
　本章小結(jié)
　習(xí)題
第5章 電路模擬
　5.1 概述
　5.2 SPICE模擬器簡(jiǎn)介
　5.3 器件模型
　5.4 描述器件特性
　5.5 電路特性的表征
　5.6 互連模擬
　5.7 常見(jiàn)誤區(qū)
　本章小結(jié)
　習(xí)題
第6章 組合電路設(shè)計(jì)
　6.1 引言
　6.2 電路系列
　6.3 電路缺陷
　6.4 其他電路系列
　6.5 低功耗邏輯設(shè)計(jì)
　6.6 各種電路系列的比較
　6.7 SOI電路設(shè)計(jì)
　6.8 常見(jiàn)誤區(qū)
　6.9 歷史透視
　本章小結(jié)
　習(xí)題
第7章 時(shí)序電路設(shè)計(jì)
　7.1 引言
　……
第8章 設(shè)計(jì)方法學(xué)和工具
第9章 測(cè)試和驗(yàn)證
第10章 數(shù)據(jù)通路子系統(tǒng)
第11章 陣列子系統(tǒng)
第12章 專用子系統(tǒng)
附錄A Verilog
附錄B VHDL

圖書(shū)封面

圖書(shū)標(biāo)簽Tags

無(wú)

評(píng)論、評(píng)分、閱讀與下載

---

    CMOS超大規(guī)模集成電路設(shè)計(jì) PDF格式下載

---