VHDL數(shù)字系統(tǒng)設(shè)計(jì)

內(nèi)容概要

本書主要介紹數(shù)字系統(tǒng)設(shè)計(jì)的基本原理。VHDL是一種設(shè)計(jì)語(yǔ)言，這種設(shè)計(jì)語(yǔ)言允許設(shè)計(jì)人員先對(duì)基本的數(shù)字電路的特性和結(jié)構(gòu)建模，然后再自動(dòng)實(shí)現(xiàn)高級(jí)描述的電路結(jié)構(gòu)。全書共分12章，主要討論了電路設(shè)計(jì)自動(dòng)工具的使用、CMOS和可編程邏輯技術(shù)，布爾代數(shù)的原理和組合邏輯設(shè)計(jì)。全書通過(guò)基本邏輯門模型引入了VHDL，強(qiáng)調(diào)了文檔化代碼的重要性，同時(shí)描述了各種建模技術(shù)，有限狀態(tài)機(jī)的設(shè)計(jì)等。本書適合于學(xué)習(xí)數(shù)字電路課程的學(xué)生和相關(guān)工程技術(shù)人員。

作者簡(jiǎn)介

作者：（英國(guó)）左林斯基

書籍目錄

第1章 引言 introduction
第2章 綜合邏輯設(shè)計(jì) Combinational logic design
第3章 使用VHDL門模型的綜合邏輯 Combinational logic using VHDL gate models
第4章 綜合構(gòu)建塊 Combinational building blocks
第5章 同步順序設(shè)計(jì) Synchronous sequential design
第6章 VHDL順序邏輯塊模型 VHDL models of sequential logic blocks
第7章 復(fù)雜順序系統(tǒng) Complex sequential systems
第8章 VHDL模擬 VHDL simulation
第9章 VHDL綜合 VHDL synthesis
第10章 測(cè)試數(shù)字系統(tǒng) Testing digital systems
第11章 測(cè)試設(shè)計(jì)Design for testability
第12章 異步順序設(shè)計(jì) Aysnchronous sequential design

圖書封面

圖書標(biāo)簽Tags

無(wú)

評(píng)論、評(píng)分、閱讀與下載

---

    VHDL數(shù)字系統(tǒng)設(shè)計(jì) PDF格式下載

---