數(shù)字電路與邏輯設(shè)計(jì)

內(nèi)容概要

本書(shū)主要介紹四個(gè)方面的內(nèi)容：　　一是數(shù)字邏輯基礎(chǔ)，內(nèi)容包括計(jì)算機(jī)等數(shù)字設(shè)備中常用的數(shù)制與代碼、邏輯代數(shù)基礎(chǔ)、邏輯函數(shù)的描述方法、邏輯函數(shù)的化簡(jiǎn)方法；二是數(shù)字電路的分析與設(shè)計(jì)方法及常用邏輯器件應(yīng)用，內(nèi)容包括組合邏輯電路分析與設(shè)計(jì)、時(shí)序邏輯電路分析與設(shè)計(jì)、標(biāo)準(zhǔn)邏輯模塊應(yīng)用、可編程邏輯器件原理與應(yīng)用；三是數(shù)字—模擬接口電路，內(nèi)容包括數(shù)字／模擬轉(zhuǎn)換電路和模擬／數(shù)字轉(zhuǎn)換電路；四是數(shù)字系統(tǒng)，內(nèi)容包括數(shù)字系統(tǒng)設(shè)計(jì)、數(shù)字系統(tǒng)CAD與可測(cè)試性設(shè)計(jì)?！　”緯?shū)不僅介紹了數(shù)字電路與邏輯設(shè)計(jì)的一些經(jīng)典內(nèi)容，而且也介紹了數(shù)字電路與邏輯設(shè)計(jì)的一些現(xiàn)代的內(nèi)容，選材新穎，結(jié)構(gòu)合理，充滿(mǎn)了時(shí)代感。既可作為電子工程、信息工程、計(jì)算機(jī)科學(xué)和技術(shù)等電類(lèi)專(zhuān)業(yè)和機(jī)電一體化等非電類(lèi)專(zhuān)業(yè)的專(zhuān)業(yè)基礎(chǔ)課教材，也可作為相關(guān)專(zhuān)業(yè)工程技術(shù)人員的學(xué)習(xí)與參考用書(shū)?！　”緯?shū)建議學(xué)時(shí)為60～80學(xué)時(shí)。

作者簡(jiǎn)介

鄧元慶，男，1958年生，1986年畢業(yè)于解放軍通信工程學(xué)院并獲通信與電子系統(tǒng)工學(xué)碩士學(xué)位。畢業(yè)后，一直在通信工程學(xué)院從事通信與電子系統(tǒng)的教學(xué)和科研工作，現(xiàn)為中國(guó)人民解放軍理工大學(xué)教授、碩士生導(dǎo)師。

書(shū)籍目錄

第1章　數(shù)字邏輯基礎(chǔ)　1.1　結(jié)論　　1.1.1　數(shù)字電路的基本概念　　1.1.2　數(shù)字集成電路的發(fā)展趨勢(shì)　1.2　數(shù)制與代碼　　1.2.1　數(shù)制及其相互轉(zhuǎn)換　　1.2.2　帶符號(hào)數(shù)表示法　　1.2.3　代碼　1.3　邏輯代數(shù)基礎(chǔ)　　1.3.1　邏輯代數(shù)的基本運(yùn)算　　1.3.2　邏輯代數(shù)的基本公式和運(yùn)算規(guī)則　　1.3.3　復(fù)合邏輯運(yùn)算與常用邏輯門(mén)　　1.3.4　正邏輯與負(fù)邏輯　1.4　邏輯函數(shù)的描述方法　　1.4.1　真值表描述法　　1.4.2　代數(shù)式描述法　　1.4.3　卡諾圖描述法　1.5　邏輯函數(shù)的化簡(jiǎn)　　1.5.1　邏輯化簡(jiǎn)的意義　　1.5.2　邏輯函數(shù)的卡諾圖化簡(jiǎn)法　　1.5.3　帶有任意項(xiàng)邏輯函數(shù)的化簡(jiǎn)　習(xí)題1第2章　組合邏輯電路　2.1　集成邏輯門(mén)　　2.1.1　TTL邏輯門(mén)電路　　2.1.2　CMOS邏輯門(mén)電路　　2.1.3　集成邏輯門(mén)電路的使用　2.2　組合邏輯電路分析　　2.2.1　分析步驟　　2.2.2　分析舉例　2.3　組合邏輯電路設(shè)計(jì)　　2.3.1　設(shè)計(jì)步驟　　2.3.2　設(shè)計(jì)舉例　2.4　組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn)　　2.4.1　競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象　　2.4.2　冒險(xiǎn)現(xiàn)象的識(shí)別　　2.4.3　冒險(xiǎn)現(xiàn)象的消除方法　習(xí)題2第3章　組臺(tái)邏輯模塊及其應(yīng)用　3.1　加法器　　3.1.1　半加器和全加器　　3.1.2　加法器典型模塊及應(yīng)用　3.2　數(shù)碼比較器　　3.2.1　MSI比較器典型模塊　　3.2.2　MSI比較器模塊的應(yīng)用　3.3　編碼器與譯碼器　　3.3.1　編碼器　　3.3.2　譯碼器及其應(yīng)用　3.4　數(shù)據(jù)選擇器和數(shù)據(jù)分配器　　3.4.1　數(shù)據(jù)選擇器及其應(yīng)用　　3.4.2　數(shù)據(jù)分配器及其實(shí)現(xiàn)　習(xí)題3第4章　時(shí)序邏輯電路　4.1　時(shí)序電路基礎(chǔ)　　4.1.1　時(shí)序電路的一般模型　　4.1.2　狀態(tài)表和狀態(tài)圖　　4.1.3　時(shí)序電路的一般分類(lèi)　4.2　觸發(fā)器　　4.2.1　基本貼觸發(fā)器　　4.2.2　同步RS觸發(fā)器　　4.2.3　集成觸發(fā)器　4.3　同步時(shí)序電路分析　　4.3.1　分析步驟　　4.3.2　分析舉例　4.4　同步時(shí)序電路設(shè)計(jì)　　4.4.l　設(shè)計(jì)步驟　　4.4.2　建立原始狀態(tài)圖（或狀態(tài)表）　　4.4.3　狀態(tài)化簡(jiǎn)　　4.4.4　狀態(tài)分配　　4.4.5　設(shè)計(jì)舉例　4.5　異步時(shí)序電路　　4.5.1　異步時(shí)序電路分類(lèi)　　4.5.2　脈沖型異步時(shí)序電路　　4.5.3　電平型異步時(shí)序電路　習(xí)題4第5章　時(shí)序邏輯模塊及其應(yīng)用　5.1　移位寄存器及其應(yīng)用　　5.1.1　數(shù)碼寄存器　　5.1.2　移位寄存器　　5.1.3　移位寄存器的應(yīng)用　5.2　計(jì)數(shù)器及其應(yīng)用；　　5.2.1　2進(jìn)制計(jì)數(shù)器　　5.2.2　非2進(jìn)制計(jì)數(shù)器　　5.2.3　計(jì)數(shù)器模塊的應(yīng)用　5.3　隨機(jī)存取存儲(chǔ)器（RAM）　　5.3.1　RAM的存儲(chǔ)原理　　5.3.2　典型RAM模塊及其使用方法　習(xí)題5第6章　數(shù)字電路的PLD實(shí)現(xiàn)　6.1　可編程邏輯器件PLD概述　　6.1.1　可編程ASIC簡(jiǎn)介　　6.1.2　PLD的發(fā)展及分類(lèi)　6.2　PLD的基本結(jié)構(gòu)　　6.2.1　PLD電路的表示方法及有關(guān)符號(hào)　　6.2.2　與—或陣列　　6.2.3　宏單元　　6.2.4　GAL器件的結(jié)構(gòu)、性能與應(yīng)用　6.3　高密度可編程邏輯器件FPGA和CPLD　　6.3.1　Xilinx公司的FPGA　　6.3.2　Lattice公司的CPLD　　6.4　數(shù)字電路的貝刀實(shí)現(xiàn)　　6.4.1　低密度可編程邏輯器件的設(shè)計(jì)實(shí)例　　6.4.2　高密度可編程邏輯器件的設(shè)計(jì)實(shí)例　習(xí)題6第7章　數(shù)字系統(tǒng)設(shè)計(jì)第8章　集成數(shù)／模和模／數(shù)轉(zhuǎn)換器及其應(yīng)用第9章　數(shù)字系統(tǒng)CAD與可測(cè)試性設(shè)計(jì)

圖書(shū)封面

評(píng)論、評(píng)分、閱讀與下載

---

    數(shù)字電路與邏輯設(shè)計(jì) PDF格式下載

---