數(shù)字電路與邏輯設計

內(nèi)容概要

本書主要介紹四個方面的內(nèi)容：　　一是數(shù)字邏輯基礎，內(nèi)容包括計算機等數(shù)字設備中常用的數(shù)制與代碼、邏輯代數(shù)基礎、邏輯函數(shù)的描述方法、邏輯函數(shù)的化簡方法；二是數(shù)字電路的分析與設計方法及常用邏輯器件應用，內(nèi)容包括組合邏輯電路分析與設計、時序邏輯電路分析與設計、標準邏輯模塊應用、可編程邏輯器件原理與應用；三是數(shù)字—模擬接口電路，內(nèi)容包括數(shù)字／模擬轉(zhuǎn)換電路和模擬／數(shù)字轉(zhuǎn)換電路；四是數(shù)字系統(tǒng)，內(nèi)容包括數(shù)字系統(tǒng)設計、數(shù)字系統(tǒng)CAD與可測試性設計。　　本書不僅介紹了數(shù)字電路與邏輯設計的一些經(jīng)典內(nèi)容，而且也介紹了數(shù)字電路與邏輯設計的一些現(xiàn)代的內(nèi)容，選材新穎，結構合理，充滿了時代感。既可作為電子工程、信息工程、計算機科學和技術等電類專業(yè)和機電一體化等非電類專業(yè)的專業(yè)基礎課教材，也可作為相關專業(yè)工程技術人員的學習與參考用書?！　”緯ㄗh學時為60～80學時。

作者簡介

鄧元慶，男，1958年生，1986年畢業(yè)于解放軍通信工程學院并獲通信與電子系統(tǒng)工學碩士學位。畢業(yè)后，一直在通信工程學院從事通信與電子系統(tǒng)的教學和科研工作，現(xiàn)為中國人民解放軍理工大學教授、碩士生導師。

書籍目錄

第1章　數(shù)字邏輯基礎　1.1　結論　　1.1.1　數(shù)字電路的基本概念　　1.1.2　數(shù)字集成電路的發(fā)展趨勢　1.2　數(shù)制與代碼　　1.2.1　數(shù)制及其相互轉(zhuǎn)換　　1.2.2　帶符號數(shù)表示法　　1.2.3　代碼　1.3　邏輯代數(shù)基礎　　1.3.1　邏輯代數(shù)的基本運算　　1.3.2　邏輯代數(shù)的基本公式和運算規(guī)則　　1.3.3　復合邏輯運算與常用邏輯門　　1.3.4　正邏輯與負邏輯　1.4　邏輯函數(shù)的描述方法　　1.4.1　真值表描述法　　1.4.2　代數(shù)式描述法　　1.4.3　卡諾圖描述法　1.5　邏輯函數(shù)的化簡　　1.5.1　邏輯化簡的意義　　1.5.2　邏輯函數(shù)的卡諾圖化簡法　　1.5.3　帶有任意項邏輯函數(shù)的化簡　習題1第2章　組合邏輯電路　2.1　集成邏輯門　　2.1.1　TTL邏輯門電路　　2.1.2　CMOS邏輯門電路　　2.1.3　集成邏輯門電路的使用　2.2　組合邏輯電路分析　　2.2.1　分析步驟　　2.2.2　分析舉例　2.3　組合邏輯電路設計　　2.3.1　設計步驟　　2.3.2　設計舉例　2.4　組合邏輯電路中的競爭與冒險　　2.4.1　競爭與冒險現(xiàn)象　　2.4.2　冒險現(xiàn)象的識別　　2.4.3　冒險現(xiàn)象的消除方法　習題2第3章　組臺邏輯模塊及其應用　3.1　加法器　　3.1.1　半加器和全加器　　3.1.2　加法器典型模塊及應用　3.2　數(shù)碼比較器　　3.2.1　MSI比較器典型模塊　　3.2.2　MSI比較器模塊的應用　3.3　編碼器與譯碼器　　3.3.1　編碼器　　3.3.2　譯碼器及其應用　3.4　數(shù)據(jù)選擇器和數(shù)據(jù)分配器　　3.4.1　數(shù)據(jù)選擇器及其應用　　3.4.2　數(shù)據(jù)分配器及其實現(xiàn)　習題3第4章　時序邏輯電路　4.1　時序電路基礎　　4.1.1　時序電路的一般模型　　4.1.2　狀態(tài)表和狀態(tài)圖　　4.1.3　時序電路的一般分類　4.2　觸發(fā)器　　4.2.1　基本貼觸發(fā)器　　4.2.2　同步RS觸發(fā)器　　4.2.3　集成觸發(fā)器　4.3　同步時序電路分析　　4.3.1　分析步驟　　4.3.2　分析舉例　4.4　同步時序電路設計　　4.4.l　設計步驟　　4.4.2　建立原始狀態(tài)圖（或狀態(tài)表）　　4.4.3　狀態(tài)化簡　　4.4.4　狀態(tài)分配　　4.4.5　設計舉例　4.5　異步時序電路　　4.5.1　異步時序電路分類　　4.5.2　脈沖型異步時序電路　　4.5.3　電平型異步時序電路　習題4第5章　時序邏輯模塊及其應用　5.1　移位寄存器及其應用　　5.1.1　數(shù)碼寄存器　　5.1.2　移位寄存器　　5.1.3　移位寄存器的應用　5.2　計數(shù)器及其應用；　　5.2.1　2進制計數(shù)器　　5.2.2　非2進制計數(shù)器　　5.2.3　計數(shù)器模塊的應用　5.3　隨機存取存儲器（RAM）　　5.3.1　RAM的存儲原理　　5.3.2　典型RAM模塊及其使用方法　習題5第6章　數(shù)字電路的PLD實現(xiàn)　6.1　可編程邏輯器件PLD概述　　6.1.1　可編程ASIC簡介　　6.1.2　PLD的發(fā)展及分類　6.2　PLD的基本結構　　6.2.1　PLD電路的表示方法及有關符號　　6.2.2　與—或陣列　　6.2.3　宏單元　　6.2.4　GAL器件的結構、性能與應用　6.3　高密度可編程邏輯器件FPGA和CPLD　　6.3.1　Xilinx公司的FPGA　　6.3.2　Lattice公司的CPLD　　6.4　數(shù)字電路的貝刀實現(xiàn)　　6.4.1　低密度可編程邏輯器件的設計實例　　6.4.2　高密度可編程邏輯器件的設計實例　習題6第7章　數(shù)字系統(tǒng)設計第8章　集成數(shù)／模和模／數(shù)轉(zhuǎn)換器及其應用第9章　數(shù)字系統(tǒng)CAD與可測試性設計

圖書封面

評論、評分、閱讀與下載

---

    數(shù)字電路與邏輯設計 PDF格式下載

---