數(shù)字邏輯

前言

　　“數(shù)字邏輯”是高等院校計算機類專業(yè)本科生的一門重要專業(yè)基礎(chǔ)課，是關(guān)于計算機系統(tǒng)結(jié)構(gòu)方面四門主干課程（數(shù)字邏輯、計算機組成原理、微機原理與接口技術(shù)、計算機系統(tǒng)結(jié)構(gòu)）的首門先導(dǎo)課程。課程主要目的是使學(xué)生了解和熟悉從對數(shù)字系統(tǒng)提出要求開始，到用集成電路實現(xiàn)所需邏輯功能為止的整個過程，即掌握數(shù)字邏輯電路分析與設(shè)計的基本方法，重點是組合邏輯電路和同步時序邏輯電路的分析、設(shè)計和應(yīng)用，為數(shù)字計算機和其他數(shù)字系統(tǒng)的硬件分析與設(shè)計奠定堅實的基礎(chǔ)?！　∮捎趯I(yè)基礎(chǔ)課的性質(zhì)，以前的教學(xué)過程中往往過分強調(diào)基礎(chǔ)理論知識的重要性，忽視了其工程應(yīng)用的屬性，增加了應(yīng)用型本科學(xué)生的學(xué)習(xí)難度。針對數(shù)字技術(shù)的快速發(fā)展和數(shù)字系統(tǒng)的廣泛應(yīng)用，為滿足培養(yǎng)學(xué)生創(chuàng)新能力和工程實踐綜合能力的需要，在對國內(nèi)外相關(guān)教材分析比較的基礎(chǔ)上，根據(jù)培養(yǎng)高級應(yīng)用型人才的目標(biāo)，確立了立足數(shù)字邏輯電路基本原理，結(jié)合工程設(shè)計，由淺入深的編寫思路。　　第1章介紹數(shù)字邏輯電路的基本概念、基本理論以及門電路相關(guān)知識。第2章介紹組合邏輯電路的分析和設(shè)計方法，包括常用中規(guī)模組合邏輯器件的應(yīng)用。第3章介紹時序邏輯電路的構(gòu)成、分析和設(shè)計方法，包括常用中規(guī)模時序邏輯器件的應(yīng)用。第4章介紹可編程邏輯器件的結(jié)構(gòu)原理及其應(yīng)用。第5章介紹脈沖的產(chǎn)生和整形，便于相關(guān)專業(yè)選用。第6章通過實例介紹數(shù)字系統(tǒng)設(shè)計方法。第7章簡單介紹了硬件描述語言基礎(chǔ)?！　”緯缘谝话娉霭姘l(fā)行以來，受到廣大讀者的熱情關(guān)注，在多所院校的教學(xué)中獲得好評，經(jīng)學(xué)校和出版社共同推薦被列為安徽省高等學(xué)?！笆晃濉笔〖壱?guī)劃教材。經(jīng)過幾年的教學(xué)實踐，我們收集并整理教學(xué)一線老師的反饋意見，結(jié)合自己的體會，為進(jìn)一步提高教材質(zhì)量，適應(yīng)教育發(fā)展的需要，我們組織了多位從事“數(shù)字邏輯”教學(xué)一線教師，對本書第一版進(jìn)行了認(rèn)真、仔細(xì)的修訂。

內(nèi)容概要

本教材系統(tǒng)地闡述了數(shù)字邏輯電路的分析和設(shè)計方法，主要內(nèi)容包括數(shù)字電路基本概念、數(shù)制和碼制、邏輯代數(shù)基礎(chǔ)、邏輯函數(shù)的建立和化簡、基本門電路、組合邏輯電路的分析與設(shè)計、觸發(fā)器、時序邏輯電路的分析與設(shè)計、常用中規(guī)模邏輯器件的應(yīng)用、PLD邏輯器件、脈沖的產(chǎn)生與整形等，通過實例介紹了HDL語言及數(shù)字系統(tǒng)設(shè)計方法。    本教材內(nèi)容由淺入深，適用于高等院校計算機類專業(yè)“數(shù)字邏輯”課程，亦可供從事自動化、通信、儀器儀表等電子工程領(lǐng)域的科研和工程技術(shù)人員參考。

書籍目錄

前言第1章　數(shù)字邏輯電路基礎(chǔ)  1．1　數(shù)字系統(tǒng)基本概念    1．1．1  數(shù)字信號    1．1．2　數(shù)字電路    1．1．3　數(shù)字系統(tǒng)    1．1．4　數(shù)字系統(tǒng)中的兩種運算類型    1．1．5　數(shù)字邏輯電路研究的主要問題  1．2　數(shù)制與編碼    1．2．1　數(shù)制    1．2．2　數(shù)制轉(zhuǎn)換    1．2．3　真值與機器數(shù)    1．2．4　常用編碼  1．3　邏輯代數(shù)及其運算規(guī)則    1．3．1　三種基本邏輯    1．3．2　邏輯運算    1．3．3　邏輯代數(shù)基本定律和規(guī)則  1．4　邏輯函數(shù)的建立及其表示方法    1．4．1　邏輯函數(shù)的建立    1．4．2　邏輯函數(shù)的表示方法及其轉(zhuǎn)換    1．4．3　邏輯函數(shù)的標(biāo)準(zhǔn)形式  1．5　邏輯函數(shù)的化簡    1．5．1　邏輯函數(shù)的最簡形式    1．5．2　邏輯函數(shù)的公式法化簡    1．5．3　邏輯函數(shù)的卡諾圖化簡    1．5．4　具有任意項的邏輯函數(shù)的化簡    1．5．5　多輸出邏輯函數(shù)的化簡  1．6  門電路    1．6．1　分立元件門電路    1．6．2　TTL集成門電路    1．6．3　CMOS 門電路    1．6．4  門電路使用注意事項    1．6．5　數(shù)字電路接口技術(shù)  習(xí)題第2章　組合邏輯電路第3章　時序邏輯電路第4章　可編程邏輯器件第5章　脈沖波形的產(chǎn)生與整形第6章　數(shù)字系統(tǒng)設(shè)計第7章　硬件描述語言基礎(chǔ)附錄　部分集成芯片處腳圖及其說明參考文獻(xiàn)

章節(jié)摘錄

　　硬件描述語言HDL（Hardware Describe Language）是一種用形式化方法描述數(shù)字電路和系統(tǒng)的語言。有別于一般的計算機程序設(shè)計語言（如：C語言、Pascal語言），HDL，用來描述硬件電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接方式。利用這種語言，數(shù)字電路系統(tǒng)的設(shè)計者可以自頂向下（從抽象到具體）逐層描述自己的設(shè)計思想，用一系列分層次的模塊來表示極其復(fù)雜的數(shù)字系統(tǒng)。然后，利用電子設(shè)計自動化EDA（Electronics Design Automation）工具，逐層進(jìn)行仿真驗證，再把其中需要變?yōu)閷嶋H電路的模塊組合，經(jīng)過自動綜合工具轉(zhuǎn)換到門級電路網(wǎng)表。接下去，再用專用集成電路ASIC或現(xiàn)場可編程門陣列FPGA自動布局布線工具，把網(wǎng)表轉(zhuǎn)換為要實現(xiàn)的具體電路布線結(jié)構(gòu)。目前，這種高層次（high-level-design）的方法已被廣泛采用。據(jù)統(tǒng)計，目前在美國硅谷約有90％以上的ASIC和FPGA采用硬件描述語言進(jìn)行設(shè)計。

圖書封面

評論、評分、閱讀與下載

---

    數(shù)字邏輯 PDF格式下載

---