數(shù)字邏輯基礎(chǔ)

前言

本教材自2004年出版以來，一直作為復(fù)旦大學(xué)信息科學(xué)與工程學(xué)院《數(shù)字邏輯》課程的教材使用，同時(shí)也是復(fù)旦大學(xué)理科平臺課程的教材之一，針對這幾年教學(xué)實(shí)踐中發(fā)現(xiàn)的一些問題，本次再版時(shí)對2007年的第二版教材做了一些改動：第一，當(dāng)初確定本教材的整體構(gòu)想是以數(shù)字邏輯為主，對于數(shù)字集成電路的內(nèi)部結(jié)構(gòu)基本不加涉及，這樣可以在尚未學(xué)習(xí)模擬電路課程時(shí)就開始學(xué)習(xí)本課程，但是考慮到有些內(nèi)容，例如延時(shí)、冒險(xiǎn)、競爭等與電路內(nèi)部結(jié)構(gòu)具有一定聯(lián)系，書中加入關(guān)于晶體管開關(guān)作用的一節(jié)，這次再版時(shí)，為了更好地闡述數(shù)字集成電路的特性，將它改成了數(shù)字集成電路的電氣特性，而將原來的晶體管開關(guān)作用以及門電路的結(jié)構(gòu)等內(nèi)容作了一些補(bǔ)充與改動后放在附錄中。第二，在《觸發(fā)器》一章中增加了用觸發(fā)器構(gòu)成延時(shí)單元，進(jìn)而解決數(shù)字信號處理一類問題的設(shè)計(jì)方法，這部分內(nèi)容構(gòu)成了關(guān)于同步時(shí)序邏輯的設(shè)計(jì)中有限狀態(tài)機(jī)方法的一種補(bǔ)充，使得一些比較簡單的同步時(shí)序問題不必沿用有限狀態(tài)機(jī)設(shè)計(jì)這樣一個(gè)固定的套路，相應(yīng)地對原來同步時(shí)序設(shè)計(jì)中的部分內(nèi)容也作了修改。第三，考慮到現(xiàn)在數(shù)字電路的時(shí)鐘速率越來越高，在設(shè)計(jì)同步時(shí)序電路的時(shí)候?qū)τ跁r(shí)鐘信號的限制越來越重要，因此在教材中增加了一節(jié)關(guān)于時(shí)鐘信號限制的內(nèi)容。另外，本次再版時(shí)對原書中的一些錯(cuò)誤做了修正，增加了部分習(xí)題。在本書修改過程中，得到了我的同事任至鎬、王勇、尹建君等老師的許多幫助，也得到本書責(zé)任編輯梁玲博士的大力支持，在此一并表示衷心感謝。

內(nèi)容概要

本書是電子學(xué)基礎(chǔ)課程中關(guān)于數(shù)字邏輯部分的教材，在內(nèi)容安排上注重各種邏輯功能的設(shè)計(jì)思想、實(shí)現(xiàn)方法和設(shè)計(jì)過程，著重培養(yǎng)學(xué)生對于數(shù)字邏輯的基本分析與設(shè)計(jì)能力，具體電路的分析為基本原理和基本分析方法服務(wù)。    本書除了最基本的邏輯代數(shù)理論外，還詳細(xì)討論了組合邏輯和時(shí)序邏輯的原理、分析和設(shè)計(jì)過程。在組合邏輯中除了常用邏輯模塊外，還介紹了各種運(yùn)算電路。在時(shí)序邏輯中不僅對同步時(shí)序電路展開了討論，還詳細(xì)討論了異步時(shí)序電路。最后，本書還介紹了數(shù)字系統(tǒng)的EDA設(shè)計(jì)過程，力圖使讀者能夠?qū)φ麄€(gè)數(shù)字邏輯系統(tǒng)有一個(gè)比較全面的了解。    本書可以作為高等學(xué)校電子科學(xué)與技術(shù)類專業(yè)學(xué)生的教科書，也可以作為相關(guān)技術(shù)人員的參考書。

作者簡介

陳光夢，男，1950年生。1966年因“文革”輟學(xué)，進(jìn)入工廠。1977年恢復(fù)高考后考入復(fù)旦大學(xué)，畢業(yè)后留校至今。 
    留校以后一直從事電路與系統(tǒng)的教學(xué)與科研工作。長期從事電子線路基礎(chǔ)教學(xué)，曾參加過國家教委組織的中華學(xué)習(xí)機(jī)系列的研制工作，參加過上海多家工廠的工業(yè)自

書籍目錄

第1章  邏輯代數(shù)基礎(chǔ)  §1.1  邏輯代數(shù)概述    1.1.1  邏輯變量和邏輯函數(shù)    1.1.2  基本邏輯運(yùn)算    1.1.3  常用的復(fù)合邏輯運(yùn)算    1.1.4  邏輯圖  §1.2  邏輯代數(shù)的基本定理    1.2.1  基本公式    1.2.2  其他常用邏輯恒等式    1.2.3  基本邏輯定理  §1.3  邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式和卡諾圖    1.3.1  邏輯函數(shù)的兩種標(biāo)準(zhǔn)表達(dá)形式    1.3.2  兩種邏輯函數(shù)標(biāo)準(zhǔn)表達(dá)式之間的相互關(guān)系    1.3.3  將邏輯函數(shù)按照標(biāo)準(zhǔn)形式展開    1.3.4  邏輯函數(shù)的卡諾圖表示  §1.4  邏輯函數(shù)的化簡    1.4.1  代數(shù)法化簡    1.4.2  卡諾圖化簡法    1.4.3  利用卡諾圖運(yùn)算來進(jìn)行邏輯化簡    1.4.4  不完全確定的邏輯函數(shù)的化簡    1.4.5  使用異或函數(shù)的卡諾圖化簡    1.4.6  多輸出邏輯函數(shù)的化簡    1.4.7  影射變量卡諾圖    1.4.8  邏輯函數(shù)的計(jì)算機(jī)化簡  本章概要  思考題和習(xí)題第2章  組合邏輯電路  §2.1  組合邏輯電路分析    2.1.1  組合邏輯電路分析的一般過程    2.1.2  常用的組合邏輯電路模塊分析  §2.2  組合邏輯電路設(shè)計(jì)    2.2.1  組合邏輯電路設(shè)計(jì)的一般過程    2.2.2  應(yīng)用組合邏輯電路模塊構(gòu)成組合電路    2.2.3  數(shù)字運(yùn)算電路設(shè)計(jì)  §2.3  數(shù)字集成電路的電氣特性    2.3.1  門電路的電壓傳輸特性    2.3.2  數(shù)字集成電路的靜態(tài)特性    2.3.3  數(shù)字集成電路的動態(tài)特性    2.3.4  三態(tài)輸出電路和開路輸出電路  §2.4  組合邏輯電路中的競爭-冒險(xiǎn)    2.4.1  競爭-冒險(xiǎn)現(xiàn)象及其成因    2.4.2  檢查競爭-目險(xiǎn)現(xiàn)象的方法    2.4.3  消除競爭-冒險(xiǎn)現(xiàn)象的方法  本章概要  思考題和習(xí)題第3章  觸發(fā)器及其基本應(yīng)用電路  §3.1  觸發(fā)器的基本邏輯類型及其狀態(tài)的描寫    3.1.1  RS觸發(fā)器    3.1.2  JK觸發(fā)器    3.1.3  D觸發(fā)器    3.1.4  T觸發(fā)器    3.1.5  4種觸發(fā)器的相互轉(zhuǎn)換  §3.2  觸發(fā)器的電路結(jié)構(gòu)與工作原理    3.2.1  D鎖存器    3.2.2  主從觸發(fā)器    3.2.3  邊沿觸發(fā)器    3.2.4  邊沿觸發(fā)器的動態(tài)特性  §3.3  觸發(fā)器的基本應(yīng)用    3.3.1  簡單計(jì)數(shù)器    3.3.2  寄存器  本章概要  思考題和習(xí)題第4章  同步時(shí)序電路  §4.1  時(shí)序電路的描述    4.1.1  兩種基本模型    4.1.2  狀態(tài)轉(zhuǎn)換圖和狀態(tài)轉(zhuǎn)換表    4.1.3  兩種基本模型的相互轉(zhuǎn)換  §4.2  同步時(shí)序電路的分析    4.2.1  同步時(shí)序電路分析的一般過程    4.2.2  常用同步時(shí)序電路分析  §4.3  同步時(shí)序電路的設(shè)計(jì)    4.3.1  同步時(shí)序電路設(shè)計(jì)的一般過程    4.3.2  帶有冗余狀態(tài)的同步時(shí)序電路設(shè)計(jì)    4.3.3  用算法狀態(tài)機(jī)方法設(shè)計(jì)同步時(shí)序電路    4.3.4  同步時(shí)序電路設(shè)計(jì)中的狀態(tài)分配問題  §4.4  時(shí)序電路的狀態(tài)化簡    4.4.1  完全描述狀態(tài)表的等價(jià)與化簡    4.4.2  不完全描述狀態(tài)表的化簡  §4.5  同步時(shí)序電路系統(tǒng)中的一些實(shí)際問題    4.5.1  電路延時(shí)的影響    4.5.2  時(shí)鐘信號的驅(qū)動問題  本章概要  思考題和習(xí)題第5章  異步時(shí)序電路  §5.1  基本型異步時(shí)序電路的分析    5.1.1  基本型異步時(shí)序電路的結(jié)構(gòu)及其描述    5.1.2  基本型異步時(shí)序電路的一般分析過程  §5.2  基本型異步時(shí)序電路中的競爭與冒險(xiǎn)    5.2.1  臨界競爭與非臨界競爭    5.2.2  臨界競爭的判別    5.2.3  臨界競爭的消除    5.2.4  基本型異步時(shí)序電路中的冒險(xiǎn)  §5.3  基本型異步時(shí)序電路設(shè)計(jì)  §5.4  脈沖型異步時(shí)序電路的分析與設(shè)計(jì)    5.4.1  脈沖型異步時(shí)序電路的分析    5.4.2  脈沖型異步時(shí)序電路的設(shè)計(jì)  本章概要  思考題和習(xí)題第6章  可編程邏輯器件與數(shù)字系統(tǒng)設(shè)計(jì)初步  §6.1  可編程邏輯器件的基本結(jié)構(gòu)    6.1.1  基于乘積項(xiàng)的可編程邏輯器件    6.1.2  基于查找表的可編程邏輯器件    6.1.3  可編程邏輯器件中的“熔絲”    6.1.4  可編程邏輯器件的編程過程  §6.2  數(shù)字系統(tǒng)設(shè)計(jì)初步    6.2.1  數(shù)字系統(tǒng)    6.2.2  數(shù)字系統(tǒng)設(shè)計(jì)的一般過程    6.2.3  用可編程邏輯器件進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)  本章概要  思考題和習(xí)題附錄  附錄1  數(shù)制與代碼  附錄2  《電器圖用圖形符號——二進(jìn)制邏輯單元》(GB4728.12-85)簡介  附錄3  二極管、晶體管與場效應(yīng)管的開關(guān)特性  附錄4  集成邏輯門電路的內(nèi)部結(jié)構(gòu)簡介  附錄5  VHDL的對象、運(yùn)算符和關(guān)鍵字參考文獻(xiàn)

章節(jié)摘錄

版權(quán)頁：   插圖：   6.2.2數(shù)字系統(tǒng)設(shè)計(jì)的一般過程 目前的數(shù)字系統(tǒng)設(shè)計(jì)普遍采用自頂向下（Top—down）的設(shè)計(jì)方法，該方法的核心就是首先將一個(gè)數(shù)字系統(tǒng)的功能要求分析清楚，然后根據(jù)系統(tǒng)功能將系統(tǒng)層層分解，直到可以用基本模塊實(shí)現(xiàn)。 一般而言，用硬件實(shí)現(xiàn)一個(gè)數(shù)字系統(tǒng)不外乎以下幾種方法：全部用標(biāo)準(zhǔn)的數(shù)字邏輯模塊器件實(shí)現(xiàn)、全部用PLD實(shí)現(xiàn)、用標(biāo)準(zhǔn)模塊器件和PLD混合實(shí)現(xiàn)。 標(biāo)準(zhǔn)的數(shù)字邏輯模塊器件由于其集成規(guī)模較小，一般適用于系統(tǒng)規(guī)模不大的場合，可編程邏輯芯片具有集成規(guī)模大、可以反復(fù)編程、設(shè)計(jì)工具完善等一系列優(yōu)點(diǎn)，所以在進(jìn)行數(shù)字系統(tǒng)（尤其是大規(guī)模數(shù)字系統(tǒng)）設(shè)計(jì)時(shí)，一般都采用可編程邏輯器件進(jìn)行。 采用不同的實(shí)現(xiàn)方法，其實(shí)現(xiàn)過程也不同，自頂向下的設(shè)計(jì)過程也略有差別，一般而言，按照自頂向下的設(shè)計(jì)方法，大致上可以將數(shù)字系統(tǒng)設(shè)計(jì)分成以下3個(gè)步驟。 步驟一 系統(tǒng)功能級設(shè)計(jì) 在系統(tǒng)功能級（System Function Level）進(jìn)行設(shè)計(jì)的第1步是系統(tǒng)需求分析系統(tǒng)的任務(wù)、要求、功能等統(tǒng)稱為系統(tǒng)需求，只有徹底搞清楚系統(tǒng)需求以后才能進(jìn)行下一步設(shè)計(jì)工作，所以系統(tǒng)功能級設(shè)計(jì)的工作至關(guān)重要。 系統(tǒng)需求明確以后，可以確定系統(tǒng)的總體設(shè)計(jì)方案，同一個(gè)任務(wù)可能有多種不同的實(shí)現(xiàn)方案，例如對于一個(gè)數(shù)字系統(tǒng)而言，總可以用可編程邏輯器件或傳統(tǒng)的數(shù)字邏輯器件來實(shí)現(xiàn)，這種實(shí)現(xiàn)方案被稱為硬件（Hardware）實(shí)現(xiàn)，也可以借助于計(jì)算機(jī)用軟件（Software）實(shí)現(xiàn)，還可以用微程序?qū)崿F(xiàn)，這被稱為固件（Firmware）實(shí)現(xiàn)，這里就存在一個(gè)合理選擇實(shí)現(xiàn)方案的問題，后面兩種實(shí)現(xiàn)方法已經(jīng)超出本書的討論范圍，這里不作討論，但是即使只用硬件實(shí)現(xiàn)，也還可能有許多不同的方案，例如實(shí)現(xiàn)一個(gè)加法就可能有并行加法和串行加法兩種選擇，前者速度快但結(jié)構(gòu)復(fù)雜，后者則恰恰相反，由于總體方案涉及系統(tǒng)的速度、復(fù)雜度、性能價(jià)格比等諸多因素，所以必須認(rèn)真進(jìn)行選擇。 功能級設(shè)計(jì)的結(jié)果是得到一份設(shè)計(jì)說明書，該說明書需詳細(xì)記錄系統(tǒng)的需求以及實(shí)現(xiàn)這些需求的系統(tǒng)總體方案。 步驟二行為級設(shè)計(jì) 行為級（Behavior Level）設(shè)計(jì)是在系統(tǒng)方案確定之后，從邏輯結(jié)構(gòu)上對系統(tǒng)進(jìn)行劃分，確定系統(tǒng)的結(jié)構(gòu)以及系統(tǒng)的控制算法的過程。 系統(tǒng)的劃分過程是由粗到細(xì)層層進(jìn)行，開始可能只有控制子系統(tǒng)和數(shù)據(jù)子系統(tǒng)兩個(gè)大模塊，然后根據(jù)邏輯功能將兩個(gè)模塊進(jìn)一步細(xì)分，細(xì)分的依據(jù)是按照系統(tǒng)的工作原理進(jìn)行的，邏輯劃分結(jié)束后，應(yīng)該得到系統(tǒng)的邏輯框圖。

編輯推薦

《普通高等教育"十一五"國家級規(guī)劃教材?電子學(xué)基礎(chǔ)系列:數(shù)字邏輯基礎(chǔ)(第3版)》是“普通高等教育十一五國家級規(guī)劃教材”之一，全書共分6個(gè)章節(jié)，主要對數(shù)字邏輯基礎(chǔ)知識作了介紹，具體內(nèi)容包括邏輯代數(shù)基礎(chǔ)、組合邏輯電路、觸發(fā)器及其基本應(yīng)用電路、異步時(shí)序電路、可編程邏輯器件與數(shù)字系統(tǒng)設(shè)計(jì)初步等?！镀胀ǜ叩冉逃?十一五"國家級規(guī)劃教材?電子學(xué)基礎(chǔ)系列:數(shù)字邏輯基礎(chǔ)(第3版)》可供各大專院校作為教材使用，也可供從事相關(guān)工作的人員作為參考用書使用。

圖書封面

圖書標(biāo)簽Tags

無

評論、評分、閱讀與下載

---

    數(shù)字邏輯基礎(chǔ) PDF格式下載

---