計(jì)算機(jī)組成課程設(shè)計(jì)

內(nèi)容概要

本書(shū)的特色是要求實(shí)驗(yàn)者用硬件描述語(yǔ)言(Verilog HDL)設(shè)計(jì)單元電路、功能部件和指令條數(shù)有限而功能較齊全的單時(shí)與多時(shí)鐘CPU；采用先進(jìn)的電子設(shè)計(jì)自動(dòng)化工具(EDA)仿真模擬用Verilog語(yǔ)言設(shè)計(jì)的計(jì)算機(jī)功能單元，仿真模擬正確后，能把設(shè)計(jì)結(jié)果寫(xiě)入Spadon-3 Starter Kit Board開(kāi)發(fā)板上的FPGA可編程芯片上，并能直接實(shí)驗(yàn)自己的設(shè)計(jì)(芯片)是否達(dá)到預(yù)期目標(biāo)，其樂(lè)無(wú)窮。實(shí)驗(yàn)設(shè)計(jì)按照主干課程大綱由淺人深，內(nèi)容豐富，每個(gè)實(shí)驗(yàn)?zāi)繕?biāo)明確。

書(shū)籍目錄

第1章 MIPS匯編軟件模擬實(shí)驗(yàn)第2章 Verilog與Xilinx ISE第3章 Datapath基本邏輯組件設(shè)計(jì)第4章 ALU與ALU控制器設(shè)計(jì)實(shí)驗(yàn)第5章 R指令設(shè)計(jì)實(shí)現(xiàn)第6章 CPU控制器設(shè)計(jì)第7章 單時(shí)鐘數(shù)據(jù)通道設(shè)計(jì)第8章 多周期CPU設(shè)計(jì)實(shí)驗(yàn)第9章 微程序控制單元設(shè)計(jì)第10章 微程序控制數(shù)據(jù)通道設(shè)計(jì)第11章 有限指令CPU設(shè)計(jì)第12章 編寫(xiě)MIPS程序模擬執(zhí)行附錄A 指令與MIPS匯編　§A.1 引言　§A.2 計(jì)算機(jī)硬件操作　§A.3 MⅡPS匯編指令附錄B 計(jì)算機(jī)的數(shù)據(jù)表示與算法　§B.1 引言　§B.2 整數(shù)的表示　§B.3 字符的表示　§B.4 整數(shù)的加減運(yùn)算　§B.5 整數(shù)的乘法運(yùn)算　§B.6 整數(shù)的除法運(yùn)算　§B.7 浮點(diǎn)數(shù)的表示參考文獻(xiàn)

圖書(shū)封面

評(píng)論、評(píng)分、閱讀與下載

---

    計(jì)算機(jī)組成課程設(shè)計(jì) PDF格式下載

---