SOC/ASIC設(shè)計.驗證和測試方法學

內(nèi)容概要

本書闡述設(shè)計系統(tǒng)芯片(SOC)所需的新的設(shè)計、驗證和測試方法學，其基本原理同樣適合于超大規(guī)模專用集成電路芯片(ASIC)的設(shè)計。 本書分兩大部分：第一部分為1～5章，是本書方法學的主要內(nèi)容；第二部分為6，7章，介紹實際的電子設(shè)計自動化(EDA)工具和設(shè)計環(huán)境。第1章簡述集成電路的發(fā)展，介紹國際半導體技術(shù)路線圖，以及SOC設(shè)計所面臨的挑戰(zhàn)。第2章闡述SOC設(shè)計方法學，包括SOC的模型、設(shè)計分層，介紹設(shè)計重用和虛擬插座接口技術(shù)。第3章闡述SOC／ASIC驗證方法學，包括功能驗證、等價驗證、靜態(tài)分析驗證、物理驗證等。第4章闡述SOC／ASIC測試方法學，介紹集成電路測試技術(shù)和可測試性設(shè)計方法。第5章介紹設(shè)計集成電路常用的硬件描述語言及其新發(fā)展，包括SystemC，SystemVeri—log，OpenVera等語言。第6章介紹synopsys公司的EDA系統(tǒng)，以及相應的IC設(shè)計和驗證方法學。第7章給出一個Philips S0C設(shè)計平臺的實例。     本書主要是面向進入IC設(shè)計領(lǐng)域工作的科技人員、相關(guān)專業(yè)大學生和研究生，以及對高新技術(shù)有興趣、需要更新知識的人群。

作者簡介

沈理，男，1937年10月出生，浙江省人。1959年畢業(yè)于浙江大學電機工程系，并進入中國科學院計算技術(shù)研究所工作。研究員，博士生導師。 
    從事計算機學科領(lǐng)域的研究工作。早期曾參加我國第一臺大型電子管計算機——104機的研究工作，以及多臺計算機的電路研究和體系結(jié)構(gòu)設(shè)計工作。1979年后從事容錯計算等基礎(chǔ)研究。1982～1984年，赴美國紐約州立大學Binghamton分校作訪問學者，進行VLSI測試研究。1985～1988年，進行測試理論的基礎(chǔ)研究。主持完成一個國家自然科學基金項目的研究；并參加“七五”國家重點科技攻關(guān)項目“測試方法研究及應用”的工作，獲1992年中科院自然科學獎二等獎。1989～1991年，參加國家863計劃課題研制工作，其中后兩年赴美國參加國際科技合作，進行工作站設(shè)計和AsIc設(shè)計。1992年后進行軟計算和模糊系統(tǒng)等基礎(chǔ)研究。連續(xù)主持“八五”、“九五”863計劃項目，“九五”中科院基礎(chǔ)性研究重點項目，國家自然科學基金項目的研究工作。1995年研制成功模糊推理控制芯片F(xiàn)100，達到國內(nèi)領(lǐng)先水平和20世紀90年代初國際水平。2000年研制成功新一代模糊推理控制芯片F(xiàn)200。申請中國發(fā)明專利兩項，發(fā)表論文90余篇，譯著1部。 
    1990年后任中國計算機學會容錯計算專業(yè)委員會委員。1998年后任中國自動化學會智能自動化專業(yè)委員會委員。美國IEEE高級會員。 
    研究方向：VLSI測試，SOC設(shè)計，容錯計算，計算智能，模糊系統(tǒng)。

書籍目錄

第1章 緒論  1.1  集成電路工業(yè)發(fā)展里程碑  1.2  半導體技術(shù)發(fā)展路線圖  1.3  集成電路設(shè)計驅(qū)動  1.4  soc設(shè)計挑戰(zhàn)  參考文獻第2章 SOC設(shè)計  2.1  SOC模型  2.2  SOC設(shè)計分層  2.3  SOC系統(tǒng)設(shè)計  2.4  SOC硬件設(shè)計  2.5  SOC設(shè)計重用技術(shù)  2.6  S0c設(shè)計方法學  參考文獻第3章 SOC／ASIC驗證  3.1  驗證技術(shù)概述  3.2  模擬  3.3  驗證測試程序自動化  3.4  Lint檢驗  3.5  靜態(tài)時序分析  3.6  形式等價檢驗  3.7  形式模型檢驗  3.8  定理證明驗證  3.9  斷言驗證  3.10  集成電路設(shè)計的驗證方法學  參考文獻第4章 SOC／ASIC測試  4.1  測試技術(shù)概述  4.2  故障模擬  4.3  自動測試向量生成  4.4  電流測試  4.5  存儲器測試  4.6  可測試性設(shè)計技術(shù)  4.7  掃描設(shè)計  4.8  邊界掃描設(shè)計  4.9  內(nèi)建自測試(BIST)  4.10  存儲器的可測試性設(shè)計  4.11  SOC的可測試性設(shè)計  4.12  可調(diào)試性設(shè)計  4.13  可制造性設(shè)計和可維護性設(shè)計  4.14  集成電路的測試方法學  參考文獻第5章  集成電路設(shè)計語言第6章  Synopsys EDA系統(tǒng)第7章  SOC設(shè)計平臺實例——Philips Nexperia-DVP附錄 英文縮寫詞

編輯推薦

　　本書闡述設(shè)計系統(tǒng)芯片（SOC）所需的新的設(shè)計、驗證和測試方法學，其基本原理同樣適合于超大規(guī)模專用集成電路芯片（ASIC）的設(shè)計?！”緯饕敲嫦蜻M入IC設(shè)計領(lǐng)域工作的科技人員、相關(guān)專業(yè)大學生和研究生，以及對高新技術(shù)有興趣、需要更新知識的人群。

圖書封面

評論、評分、閱讀與下載

---

    SOC/ASIC設(shè)計.驗證和測試方法學 PDF格式下載

---