出版時間:2007-4 出版社:北京師大 作者:劉婷婷 頁數(shù):265 字?jǐn)?shù):287000
內(nèi)容概要
本教材從可編程邏輯器件的結(jié)構(gòu)與特點出發(fā),結(jié)合多年的教學(xué)實踐,以CPLD/FPGA系列器件為機(jī)型,從軟件和硬件兩方面講述了微機(jī)的基本原理、指令系統(tǒng)及接口技術(shù),力求新穎、實用。 全書共9章,參考學(xué)時為72學(xué)時。第1章緒論,主要介紹了EDA仿真技術(shù);第2章可編程邏輯器件基礎(chǔ),著重講述PLD器件的基本結(jié)構(gòu)、編程邏輯器件的編程及測試技術(shù);第3章為可編程邏輯器件,重點講述了Altcra器件、MAX7000系列器件、FLEXl0K系列器件、Xilinx可編程邏輯器件;第4章為VHDL設(shè)計方法,重點講述了組合邏輯電路和邏輯電路的設(shè)計方法及技巧;第5章為狀態(tài)機(jī)設(shè)計,介紹了Mealy型狀態(tài)機(jī)的設(shè)計方法及步驟;第6章為MAX+PLUSⅡ操作簡介,講述了MAX+PLUSⅡ的設(shè)計過程;第7章為邏輯綜合和設(shè)計實現(xiàn),分別針對CPLD和FPGA器件講述了其綜合實現(xiàn)過程;第8章為數(shù)字系統(tǒng)設(shè)計與現(xiàn)場集成技巧,講述了同步電路設(shè)計技巧、多級邏輯設(shè)計技巧、數(shù)字系統(tǒng)的FPGA現(xiàn)場集成設(shè)計中的基本問題、高速電路設(shè)計;第9章為EDA綜合設(shè)計實例,提供了一些實用的設(shè)計實例??紤]到讀者的特點與高職教學(xué)和特色,在講述理論知識的過程中注重實踐環(huán)節(jié)。本書配有大量的實例,幫助讀者理解和掌握可編程邏輯器件的結(jié)構(gòu)及應(yīng)用, 同時還增加了綜合應(yīng)用實例進(jìn)一步提高學(xué)生的綜合分析問題和解決問題的能力。
書籍目錄
第1章 緒論 1.1 引言 1.2 可編程邏輯器件(PLD) 1.3 EDA技術(shù)的發(fā)展第2章 可編程邏輯器件基礎(chǔ) 2.1 可編程邏輯器件的分類 2.1.1 可編程邏輯器件的集成度分類 2.1.2 可編程邏輯器件的其他分類方法 2.2 PLD器件的基本結(jié)構(gòu) 2.2.1 與或陣列 2.2.2 宏單元 2.3 可編程元件 2.3.1 熔絲開關(guān)和反熔絲開關(guān) 2.3.2 浮柵編程技術(shù) 2.3.3 SRAM配置存儲器 2.4 可編程邏輯器件的編程及測試技術(shù) 2.4.1 在系統(tǒng)可編程技術(shù) 2.4.2 邊界掃描測試技術(shù)(Boundary Scan:Test)第3章 可編程邏輯器件 3.1 Altera器件綜述 3.2 Altera FLEXl0K系列芯片 3.2.1 FLEXl0K系列器件簡介 3.2.2 結(jié)構(gòu)特點與功能描述 3.3 Altera APEX20系列芯片 3.3.1 APEX系列器件簡介 3.3.2 APEX20K系列的特點 3.4 Xilinx XC9500系列器件 3.4.1 XC9500系列器件簡介 3.4.2 XC9500系列器件的特點 3.5 在系統(tǒng)可編程(ISP)邏輯器件第4章 VHDL設(shè)計方法 4.1 VHDL設(shè)計概述 4.1.1 VHDL的優(yōu)勢 4.1.2 VHDL的設(shè)計步驟 4.2 VHDL的模型結(jié)構(gòu) 4.2.1 設(shè)計實體(Design Entities) 4.2.2 實體說明(Entitv Declarations) 4.2.3 構(gòu)造體 4.3 VHDL語言的基本要素 4.3.1 標(biāo)識符 ……第5章 狀態(tài)機(jī)設(shè)計第6章 MAX+PLUS Ⅱ操作簡介第7章 邏輯綜合和設(shè)計實現(xiàn)第8章 數(shù)字系統(tǒng)設(shè)計與現(xiàn)場集成技巧第9章 EDA綜合設(shè)計實例
圖書封面
評論、評分、閱讀與下載