計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)

內(nèi)容概要

　　《21世紀(jì)高等學(xué)校規(guī)劃教材·軟件工程：計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)》從系統(tǒng)設(shè)計(jì)和應(yīng)用兩個(gè)方面講述現(xiàn)代計(jì)算機(jī)體系結(jié)構(gòu)的概念、結(jié)構(gòu)、原理和關(guān)鍵技術(shù)，內(nèi)容組織上由淺入深、從簡(jiǎn)單到高級(jí)，涵蓋了該領(lǐng)域的最新進(jìn)展?！?1世紀(jì)高等學(xué)校規(guī)劃教材·軟件工程：計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)》共12章，分為存儲(chǔ)系統(tǒng)、CPU系統(tǒng)和多機(jī)系統(tǒng)三大部分。內(nèi)容上按照單核系統(tǒng)、多核系統(tǒng)、多機(jī)系統(tǒng)展開(kāi)，其中在多機(jī)系統(tǒng)中引入了網(wǎng)格計(jì)算和云計(jì)算?！　　?1世紀(jì)高等學(xué)校規(guī)劃教材·軟件工程：計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)》針對(duì)軟件工程專業(yè)和計(jì)算機(jī)專業(yè)的研究生，特別強(qiáng)調(diào)了技術(shù)原理在項(xiàng)目和程序設(shè)計(jì)中的應(yīng)用，理論和實(shí)際緊密結(jié)合，非常適合作為研究生的教材使用。本書(shū)還可作為計(jì)算機(jī)專業(yè)高年級(jí)本科生、計(jì)算機(jī)工程師、軟件工程師的參考書(shū)。

書(shū)籍目錄

第1章計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)概論 1.1計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的基本概念 1.1.1計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的定義 1.1.2計(jì)算機(jī)組成與計(jì)算機(jī)實(shí)現(xiàn) 1.2計(jì)算機(jī)的分類 1.3計(jì)算機(jī)系統(tǒng)設(shè)計(jì)與分析的量化原理 1.3.1程序訪問(wèn)的局部性原理 1.3.2利用并行與優(yōu)化處理經(jīng)常性事件 1.3.3 Amdahl定律 1.3.4處理器的性能公式 1.3.5可靠性 1.4計(jì)算機(jī)系統(tǒng)的性能評(píng)測(cè) 1.4.1主要性能指標(biāo) 1.4.2計(jì)算機(jī)性能測(cè)試 1.4.3計(jì)算機(jī)性能測(cè)試實(shí)例 1.5計(jì)算機(jī)技術(shù)的發(fā)展趨勢(shì) 1.5.1吞吐率相對(duì)于延時(shí)的發(fā)展趨勢(shì) 1.5.2集成電路的發(fā)展限制 1.5.3計(jì)算機(jī)發(fā)展的新方向 1.6本章總結(jié) 習(xí)題l 第2章Cache 2.1計(jì)算機(jī)存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu) 2.1.1存儲(chǔ)器概述 2.1.2存儲(chǔ)器的層次結(jié)構(gòu) 2.2 Cache系統(tǒng)的基本原理 2.2.1 Cache存儲(chǔ)系統(tǒng)的構(gòu)成與組織 2.2.2 Cache存儲(chǔ)系統(tǒng)的基本性能參數(shù) 2.2.3 Cache的基本工作原理 2.3 Cache設(shè)計(jì)的關(guān)鍵問(wèn)題 2.3.1 Cache的容量與行大小 2.3.2映射機(jī)制 2.3.3替換算法 2.3.4單機(jī)系統(tǒng)的Cache寫(xiě)策略 2.3.5 Cache數(shù)量選擇 2.4 Cache的性能分析 2.4.1未中率 2.4.2加速比 2.5 Cache的基本優(yōu)化方法 2.5.1增加行大小和容量，減少未中率 2.5.2增加關(guān)聯(lián)度減少未中率 2.5.3使用多級(jí)Cache減少未中損失 2.5.4讓讀未中的優(yōu)先級(jí)高于寫(xiě)來(lái)減少未中損失 2.6 Cache的高級(jí)優(yōu)化設(shè)計(jì) 2.6.1 蹤跡Cache 2.6.2路預(yù)測(cè)技術(shù) 2.6.3流水Cache與非阻塞Cache 2.6.4關(guān)鍵字優(yōu)先和早重啟 2.6.5合并寫(xiě)緩存 2.6.6預(yù)取技術(shù) 2.6.7犧牲Cache和偽關(guān)聯(lián)Cache 2.7 Cache的應(yīng)用問(wèn)題 2.7.1循環(huán)交換與循環(huán)融合 2.7.2數(shù)組合并與矩陣分塊 2.8 Pentium 4與ARM中Cache的組織 2.8.1 Pentium中Cache的組織 2.8.2 ARM中的Cache組織 2.9本章總結(jié) 習(xí)題2 第3章 內(nèi)部存儲(chǔ)器與外部存儲(chǔ)器 3.1半導(dǎo)體存儲(chǔ)器 3.1.1 ROM  3.1.2 RAM  3.2內(nèi)部存儲(chǔ)器芯片的組織 3.2.1芯片的組織 3.2.2存儲(chǔ)模塊的組織 3.3高級(jí)內(nèi)存的組織 3.3.1 SDRAM 3.3.2 RDRAM 3.3.3 DDR SDRAM 3.4高性能存儲(chǔ)器 3.4.1多體交叉主存 3.4.2并行訪問(wèn)主存 3.4.3關(guān)聯(lián)存儲(chǔ)器 3.5磁盤 3.5.1磁盤的讀寫(xiě)與數(shù)據(jù)組織 3.5.2磁盤的物理特性 3.5.3磁盤的性能參數(shù) 3.6 RAID 3.6.1 RAID0和RAIDl  3.6.2 RAID2和RAID3  3.6.3 RAID4和RAID5  3.6.4 RAID6 3.6.5組合式RAID 3.7 RAID7與網(wǎng)絡(luò)化存儲(chǔ) 3.7.1 RAID7 3.7.2基于網(wǎng)絡(luò)的并行存儲(chǔ) 3.8磁帶 3.8.1磁帶的數(shù)據(jù)記錄方式 3.8.2磁帶的數(shù)據(jù)組織 3.9光學(xué)存儲(chǔ)器 3.9.1 CD和CD-ROM  3.9.2 刻錄CD、重寫(xiě)CD和DVD 3.9.3集成光盤設(shè)備 3.10本章總結(jié) 習(xí)題3 第4章I／O系統(tǒng) 4.1 中斷 4.1.1中斷源的組織 4.1.2中斷處理 4.1.3中斷源識(shí)別  4.1.4中斷現(xiàn)場(chǎng)的保存與恢復(fù) 4.2 I／O系統(tǒng)的功能與結(jié)構(gòu) 4.2.1 I／O模塊的功能 4.2.2 I／O模塊的結(jié)構(gòu) 4.3基本I／O方式 4.3.1可編程式I／O 4.3.2中斷驅(qū)動(dòng)式I／O  4.3.3 DMA 4.4高級(jí)I／O方式 4.4.1 I／O通道 4.4.2 I／O處理機(jī) 4.5高性能I／O接口 4.5.1 SCSI 4.5.2 FireWire  4.5.3 InfiniBand 4.6本章總結(jié) 習(xí)題4 第5章虛擬內(nèi)存 5.1虛擬內(nèi)存的組成 5.1.1虛擬內(nèi)存的組成 5.1.2 Cache系統(tǒng)與虛擬內(nèi)存的比較 5.2虛擬地址Cache 5.3虛擬內(nèi)存基礎(chǔ)--進(jìn)程調(diào)度與交換 5.3.1進(jìn)程調(diào)度 5.3.2交換 5.4分頁(yè)式虛擬內(nèi)存 5.4.1分頁(yè)機(jī)制 5.4.2地址變換 5.4.3頁(yè)表的結(jié)構(gòu) 5.4.4快速頁(yè)表查詢方法 5.4.5分頁(yè)機(jī)制的優(yōu)缺點(diǎn) 5.5分段式虛擬內(nèi)存 5.5.1分段機(jī)制 5.5.2分段式虛擬內(nèi)存的優(yōu)點(diǎn)和缺點(diǎn) 5.5.3分段與分頁(yè)的比較 5.6段頁(yè)式虛擬內(nèi)存 5.7頁(yè)替換與分配算法 …… 第6章指令系統(tǒng) 第7章CPU的流水線技術(shù) 第8章RISC與嵌入式架構(gòu) 第9章超標(biāo)量與VLIW架構(gòu) 第10章 多核架構(gòu)與多核程序設(shè)計(jì) 第11章 多處理器系統(tǒng) 第12章云計(jì)算 參考文獻(xiàn)

章節(jié)摘錄

版權(quán)頁(yè)：   插圖：   10.2.2  SMT架構(gòu) SMT是由傳統(tǒng)的多線程架構(gòu)演化而來(lái)的，使用多發(fā)出、動(dòng)態(tài)調(diào)度的處理器資源開(kāi)發(fā)線程級(jí)的并行，同時(shí)又具有指令級(jí)并行的能力。驅(qū)動(dòng)SMT的關(guān)鍵原因是，現(xiàn)代多發(fā)出處理器一般擁有的功能部件并行度，要多于單線程實(shí)際上能使用的并行度。換句話說(shuō)，現(xiàn)代CPU對(duì)于單線程應(yīng)用經(jīng)常會(huì)處于“饑餓”狀態(tài)。此外，有了寄存器重命名和動(dòng)態(tài)調(diào)度，來(lái)自無(wú)關(guān)線程的多條指令可以同時(shí)發(fā)出，不用考慮指令間的依賴關(guān)系；指令間依賴的消解可由動(dòng)態(tài)調(diào)度部件來(lái)完成。圖10-5從概念上說(shuō)明了無(wú)多線程支持的超標(biāo)量處理器、粗粒度多線程超標(biāo)量處理器、細(xì)粒度多線程超標(biāo)量處理器、SMT超標(biāo)量處理器能力的差別。 在普通的超標(biāo)量處理器中，多條流水線的使用受限于ILP的不足，主要停滯（如Cache未中）會(huì)令整個(gè)處理器空閑；在細(xì)粒度的多線程架構(gòu)中，線程的交錯(cuò)執(zhí)行完全消除了空周期。由于在一個(gè)時(shí)鐘周期內(nèi)，只能有一個(gè)線程發(fā)出指令，ILP是不充分的。在各自時(shí)鐘周期內(nèi)，這種ILP的不充分會(huì)導(dǎo)致不少空閑槽的出現(xiàn)；在粗粒度的多線程超標(biāo)量處理器中，長(zhǎng)停滯發(fā)生時(shí)，可切換另一線程來(lái)使用CPU資源，從而部分地隱藏長(zhǎng)停滯。盡管這減少了整個(gè)空閑周期數(shù)，但在每個(gè)時(shí)鐘周期內(nèi)，由于ILP的限制，仍會(huì)出現(xiàn)空閑槽。另外，由于出現(xiàn)停滯時(shí)才切換線程，新線程有一個(gè)啟動(dòng)期，在啟動(dòng)期內(nèi)往往會(huì)有完全空閑的周期存在（圖中未給出）。 在SMT架構(gòu)中，同時(shí)利用了TLP和ILP，一個(gè)周期內(nèi)多個(gè)線程使用功能部件。理想情況下，功能部件的使用率僅受限于資源需求的不均衡以及資源對(duì)于多個(gè)線程的可用性。實(shí)踐當(dāng)中，其他因素也會(huì)影響功能部件的利用率，這些因素包括多少個(gè)活動(dòng)線程、有限的緩存、從多個(gè)線程充分取指能力、從一個(gè)線程和多個(gè)線程各調(diào)度多少條指令等。盡管圖10-5大大簡(jiǎn)化了處理器的實(shí)際操作，但確實(shí)可以說(shuō)明多線程架構(gòu)、尤其是SMT架構(gòu)潛在的性能優(yōu)勢(shì)。 SMT使用的許多硬件機(jī)制是動(dòng)態(tài)調(diào)度處理器已經(jīng)擁有的，另外需要大量的虛擬寄存器存放各自線程的狀態(tài)。由于寄存器重命名提供了唯一的寄存器識(shí)別符，來(lái)自不同線程的指令在數(shù)據(jù)路徑上可以混合，不會(huì)將這個(gè)線程的源、目的寄存器和那個(gè)線程的混淆。因此，SMT架構(gòu)是在亂序處理器的基礎(chǔ)上，引入了一個(gè)每線程重命名表（Per-thread RenamingTable）、保持每線程一個(gè)獨(dú)立的PC、增加了多個(gè)線程指令遞交的功能。指令遞交的處理比較困難，因?yàn)閬?lái)自獨(dú)立線程的指令能夠獨(dú)立遞交。獨(dú)立線程指令的獨(dú)立遞交，可通過(guò)邏輯上為每個(gè)線程保存一個(gè)獨(dú)立的ROB實(shí)現(xiàn)。

編輯推薦

《21世紀(jì)高等學(xué)校規(guī)劃教材?軟件工程:計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)》針對(duì)軟件工程專業(yè)和計(jì)算機(jī)專業(yè)的研究生，特別強(qiáng)調(diào)了技術(shù)原理在項(xiàng)目和程序設(shè)計(jì)中的應(yīng)用，理論和實(shí)際緊密結(jié)合，非常適合作為研究生的教材使用?！?1世紀(jì)高等學(xué)校規(guī)劃教材?軟件工程:計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)》還可作為計(jì)算機(jī)專業(yè)高年級(jí)本科生、計(jì)算機(jī)工程師、軟件工程師的參考書(shū)。

圖書(shū)封面

評(píng)論、評(píng)分、閱讀與下載

---

    計(jì)算機(jī)系統(tǒng)結(jié)構(gòu) PDF格式下載

---