基于FPGA與Verilog的計算機組成原理實踐

內(nèi)容概要

《基于FPGA與Verilog的計算機組成原理實踐》是計算機組成原理課程實踐教材，全書以CPU設(shè)計為核心內(nèi)容，首先從電子計算機結(jié)構(gòu)及組成人手，介紹數(shù)字系統(tǒng)設(shè)計的一般方法，進而介紹可編程邏輯器件原理，重點論述FPGA的原理和應(yīng)用；然后詳細介紹Verilog硬件描述語言的基本語法和編程技術(shù)及quartus
Ⅱ開發(fā)環(huán)境的基本使用方法；最后針對一個簡單RISC結(jié)構(gòu)的(2PIJ設(shè)計，系統(tǒng)地講解了計算機主要組成部件的設(shè)計實例和系統(tǒng)調(diào)試方法。
《基于FPGA與Verilog的計算機組成原理實踐》可作為普通高等院校計算機、電子與通信等專業(yè)本科生的計算機組成原理實踐教材，也可供從事數(shù)字系統(tǒng)設(shè)計開發(fā)的工程技術(shù)人員參考。本書由郭軍編著。

書籍目錄

第1章  緒論
  1.1  電子計算機概述
  1.2  數(shù)字系統(tǒng)設(shè)計方法
第2章  可編程邏輯器件
  2.1  概述
    2.1.1  可編程邏輯器件發(fā)展歷史
    2.1.2  FPGA與CPLD
  2.2  簡單可編程邏輯器件
    2.2.1  可編程只讀存儲器
    2.2.2  可編程邏輯陣列
    2.2.3  通用陣列邏輯
  2.3  復(fù)雜可編程邏輯器件
    2.3.1  CPLD原理
    2.3.2  CPLD的邏輯實現(xiàn)
  2.4  現(xiàn)場可編程門陣列
    2.4.1  FPGA內(nèi)部結(jié)構(gòu)
    2.4.2  FPGA工作原理
    2.4.3  CPLD與FPGA比較
  2.5  典型的FPGA芯片
    2.5.1  Xilinx公司的FPGA
    2.5.2  Altera公司的FPCA
    2.5.3  Cyclone系列FPGA結(jié)構(gòu)原理
  2.6  FPCA設(shè)計流程
    習(xí)題
第3章  Verilog硬件描述語言基礎(chǔ)
  3.1  概述
    3.1.1  硬件描述語言發(fā)展歷史
    3.1.2  Verilog HDL與VHDL的比較
    3.1.3  Verilog語言和C語言
  3.2  Verilog語言的基本概念
    3.2.1  基本程序結(jié)構(gòu)
    3.2.2  標識符和關(guān)鍵字
    3.2.3  注釋方法
    3.2.4  參數(shù)聲明
    3.2.5  編譯指令
  3.3  數(shù)據(jù)類型與表達式
    3.3.1  邏輯值
    3.3.2  常量
    3.3.3  變量
    3.3.4  變量的物理含義
  3.4  運算符
    3.4.1  算術(shù)運算符
    3.4.2  邏輯運算符
    3.4.3  關(guān)系運算符
    3.4.4  相等運算符
    3.4.5  位運算符
    3.4.6  歸約運算符
    3.4.7  移位運算符
    3.4.8  條件運算符
    3.4.9  連接運算符
  3.5  模塊的結(jié)構(gòu)化描述
    3.5.1  模塊結(jié)構(gòu)
    3.5.2  結(jié)構(gòu)化描述
  3.6  數(shù)據(jù)流描述
    3.6.1  連續(xù)賦值語句
    3.6.2  時延的概念
    3.6.3  數(shù)據(jù)流描述實例
  3.7  行為描述方式
    3.7.1  語句塊
    3.7.2  事件控制
    3.7.3  過程賦值語句
    3.7.4  編程語句
    3.7.5  混合描述方式
  3.8  任務(wù)和函數(shù)
    3.8.1  任務(wù)
    3.8.2  函數(shù)
    3.8.3  系統(tǒng)任務(wù)和系統(tǒng)函數(shù)
  3.9  仿真驗證
    3.9.1  編寫測試程序
    3.9.2  測試激勵編程
  3.10  Verilog-2001新增功能
  習(xí)題
第4章  Quartus Ⅱ集成開發(fā)環(huán)境
  4.1  概述
  4.2  Quartus Ⅱ的安裝
    4.2.1  計算機配置要求
    4.2.2  安裝步驟
    4.2.3  授權(quán)文件安裝
  4.3  Quartus Ⅱ使用方法
    4.3.1  Quartus Ⅱ設(shè)計流程
    4.3.2  Quartus Ⅱ使用步驟
    習(xí)題
第5章  設(shè)計實例與實踐
  5.1  組合邏輯電路設(shè)計
    5.1.1  可綜合設(shè)計
    5.1.2  加法器
    5.1.3  比較器
    5.1.4  多路器
    5.1.5  編碼器
    5.1.6  譯碼器
    5.1.7  三態(tài)緩沖器
    5.1.8  總線設(shè)計
  5.2  時序邏輯電路設(shè)計
    5.2.1  分頻器
    5.2.2  移位寄存器
    5.2.3  計數(shù)器
    5.2.4  FIFO
    5.2.5  有限狀態(tài)機
  5.3  簡單CPU設(shè)計
    5.3.1  指令系統(tǒng)設(shè)計
    5.3.2  體系結(jié)構(gòu)設(shè)計
    5.3.3  基本組成部件設(shè)計
    5.3.4  頂層模塊設(shè)計
    5.3.5  仿真驗證
    習(xí)題
附錄A  Verilog HDL的關(guān)鍵字
附錄B  FPGA實驗開發(fā)平臺簡介
參考文獻

章節(jié)摘錄

版權(quán)頁：   插圖：   馮·諾依曼型結(jié)構(gòu)計算機的優(yōu)點是理論成熟，容易控制。但是，馮·諾依曼型結(jié)構(gòu)的計算機存在一個先天不足，就是處理器使用同一個存儲器，指令和數(shù)據(jù)由同一個總線傳輸。這種指令和數(shù)據(jù)共享同一總線的結(jié)構(gòu)，使得信息流的傳輸成為限制計算機性能的瓶頸，影響了數(shù)據(jù)處理速度的提高。 哈佛結(jié)構(gòu)是一種將程序指令存儲和數(shù)據(jù)存儲分開的計算機體系結(jié)構(gòu)，目的是為了緩解程序運行時訪問存儲器的瓶頸問題。中央處理器首先到指令存儲器中讀取程序指令，譯碼后得到數(shù)據(jù)地址，再到相應(yīng)的數(shù)據(jù)存儲器中讀取數(shù)據(jù)，并進行下一步的操作。程序指令存儲和數(shù)據(jù)存儲分開，還可以使指令和數(shù)據(jù)有不同的數(shù)據(jù)寬度，提高存儲效率。 哈佛結(jié)構(gòu)處理器有兩個明顯的特點：使用兩個獨立的存儲器模塊，分別存儲指令和數(shù)據(jù)，每個存儲模塊都不允許指令和數(shù)據(jù)并存；使用獨立的兩條總線，分別作為CPU與每個存儲器之間的專用通信路徑，而這兩條總線之間獨立工作，互不干擾。哈佛結(jié)構(gòu)的微處理器程序指令和數(shù)據(jù)是分開組織和存儲的，可以解決讀取指令和數(shù)據(jù)的沖突問題，執(zhí)行時可以預(yù)先讀取下一條指令，因而具有較高的執(zhí)行效率。哈佛結(jié)構(gòu)的缺點是結(jié)構(gòu)比較復(fù)雜，設(shè)計難度較大。目前，使用哈佛結(jié)構(gòu)的中央處理器和微控制器有很多，如Microchip公司的PIC系列芯片、Motorola公司的MC68系列、Zilog公司的Z8系列、ATMEL公司的AVR系列和ARM公司的ARM9、ARM10和ARM11處理器。 除了上述兩種體系結(jié)構(gòu)，人們還提出了一些新的計算機結(jié)構(gòu)，如可重構(gòu)體系結(jié)構(gòu)、可進化結(jié)構(gòu)等。隨著計算機技術(shù)發(fā)展，還出現(xiàn)了單片系統(tǒng)（System on Chip，SoC）、可編程器件、嵌入式系統(tǒng)（Embedded System）等新技術(shù)，使電子計算機的性能達到了令人驚訝的高度，計算機技術(shù)正向高性能、多樣化、節(jié)能環(huán)保的方向發(fā)展。但是，無論哪一種結(jié)構(gòu)的電子計算機，基本模塊和功能是相似的，學(xué)習(xí)掌握基本的設(shè)計方法和技術(shù)仍然具有重要意義。 1.2數(shù)字系統(tǒng)設(shè)計方法 廣義而言，數(shù)字電子計算機就是一個以CPU為核心的復(fù)雜數(shù)字系統(tǒng)，用于存儲、傳輸和處理數(shù)字信息。從算法的角度看，數(shù)字計算機實際上就是用來實現(xiàn)某個算法的邏輯電路系統(tǒng)，輸入的數(shù)據(jù)經(jīng)過計算機的運算產(chǎn)生符合要求的結(jié)果。因此，數(shù)字計算機通?？梢杂靡粋€算法模型來描述，數(shù)字計算機的設(shè)計就是把算法轉(zhuǎn)化為實際數(shù)字邏輯電路的過程。對亍一個復(fù)雜的數(shù)字系統(tǒng)而言，算法模型可以分解成若干并行或順序執(zhí)行的子運算，這種分解過程可以持續(xù)到每個子運算都可以由數(shù)字電路直接實現(xiàn)為止。算法描述的就是系統(tǒng)的算法模型，包括子運算和控制邏輯，任何一個系統(tǒng)都可以用算法模型來描述，算法不斷分解的過秸實際就是系統(tǒng)的設(shè)計過程。 我們知道，同一個算法可以用不同結(jié)構(gòu)的數(shù)字邏輯電路來實現(xiàn)，運算結(jié)果可能完全一致，但其運算速度和性能價格比可以有很大的差別，因此，選擇合適的設(shè)計實現(xiàn)方法至關(guān)重要。目前，數(shù)字系統(tǒng)的實現(xiàn)方法主要有如下4種。

編輯推薦

《21世紀高等學(xué)校規(guī)劃教材?計算機科學(xué)與技術(shù):基于FPGA與Verilog的計算機組成原理實踐》可作為普通高等院校計算機、電子與通信等專業(yè)本科生的計算機組成原理實踐教材，也可供從事數(shù)字系統(tǒng)設(shè)計開發(fā)的工程技術(shù)人員參考。

圖書封面

評論、評分、閱讀與下載

---

    基于FPGA與Verilog的計算機組成原理實踐 PDF格式下載

---