數(shù)字電子技術(shù)基礎(chǔ)

內(nèi)容概要

《數(shù)字電子技術(shù)基礎(chǔ)》由鄔書躍主編，全書共分8章，包括數(shù)制與編碼、邏輯代數(shù)基礎(chǔ)、邏輯門電路、組合邏輯電路、時序邏輯電路、脈沖信號的產(chǎn)生與變換、模數(shù)與數(shù)模轉(zhuǎn)換器和大規(guī)模集成電路介紹。
本書內(nèi)容深入淺出，重點突出，在重點敘述組合邏輯電路和時序邏輯電路的同時，運用大量實例使讀者能夠掌握這兩種數(shù)字邏輯電路的分析和設(shè)計。另外，本書對分立元件邏輯門電路作了較詳細(xì)的分析，以便讀者能將簡單、廉價的邏輯門電路應(yīng)用于實際的電子工程中。
《數(shù)字電子技術(shù)基礎(chǔ)》可作為高等學(xué)校電氣信息類、通信類、計算機類和機電類等專業(yè)的“數(shù)字電子技術(shù)基礎(chǔ)，，課程的教材，也可以作為電子、機電和計算機工程師的參考用書。

書籍目錄

第1章 數(shù)制與編碼
 1.1 數(shù)制
 1.1.I概述
 1.1.2 常見數(shù)制
 1.1.3 數(shù)制轉(zhuǎn)換
 1.2 編碼
 1.2.1 二一十進(jìn)制編碼(BCD碼)
 1.2.2 可靠性編碼
 本章小結(jié)
 習(xí)題
第2章 邏輯代數(shù)基礎(chǔ)
 2.1 邏輯代數(shù)的基礎(chǔ)知識
 2.1.1 基本邏輯運算
 2.1.2 邏輯代數(shù)的基本公式、定律和常用法則
 2.2 邏輯函數(shù)的化簡
 2.2.1 邏輯函數(shù)的描述
 2.2.2 邏輯函數(shù)化簡的原則
 2.2.3 邏輯函數(shù)的公式化簡法
 2.2.4 邏輯函數(shù)的卡諾圖化簡法
 2.2.5 邏輯電路完備集的概念
 本章小結(jié)
 習(xí)題
第3章 邏輯門電路
 3.1 分立元件邏輯門電路
 3.1.1 晶體管的開關(guān)特性
 3.1.2 分立元件基本邏輯門電路
 3.1.3 分立元件復(fù)合邏輯門電路
 3.2 集成邏輯門電路
 3.2.1 數(shù)字集成電路概述
 3.2.2 三極管一三極管邏輯門電路(TTL)
 3.2 -3互補對稱金屬一氧化物一半導(dǎo)體邏輯門電路(CMOS)
 3.3 正負(fù)邏輯
 3.3.1 正邏輯和負(fù)邏輯的規(guī)定
 3.3.2 負(fù)邏輯符號表示法
 3.4 邏輯門電路使用中的幾個問題
 3.4.1 TTL與CMOS邏輯門電路之間的接口技術(shù)
 3.4.2 門電路外接負(fù)載問題
 3.4.3 多余輸入端的處理措施
 本章小結(jié)
 習(xí)題
第4章 組合邏輯電路
 4.1 組合邏輯電路的特點與分析
 4.1.1 組合邏輯電路的特點
 4.1.2 組合邏輯電路的分析
 4.2 典型組合邏輯電路
 4.2.1 編碼器
 4.2.2 譯碼器
 4.2.3 運算器
 4.2.4 數(shù)據(jù)選擇器與數(shù)據(jù)分配器
 4.2.5 數(shù)值比較器
 4.3 組合邏輯電路的綜合設(shè)計
 4.3.1 組合邏輯電路的設(shè)計步驟
 4.3.2 組合邏輯電路的設(shè)計舉例
 4.4 組合邏輯電路中的競爭與冒險現(xiàn)象
 4.4.1 競爭現(xiàn)象
 4.4.2 冒險現(xiàn)象
 4.4.3 競爭冒險的識別與消除方法
 本章小結(jié)
 習(xí)題
第5章 時序邏輯電路
 5.1 鎖存器和觸發(fā)器
 5.1.1 鎖存器
 5.1.2 觸發(fā)器
 5.2 典型的時序邏輯電路
 5.2.1 寄存器和移位寄存器
 5.2.2 計數(shù)器
 5.3 同步時序邏輯電路的分析與設(shè)計
 5.3.1 同步時序邏輯電路的分析
 5.3.2 同步時序邏輯電路的設(shè)計
 5.4 異步時序邏輯電路的分析與設(shè)計
 5.4.1 異步時序邏輯電路的分析
 5.4.2 異步時序邏輯電路的設(shè)計
 5.5 時序邏輯電路中的競爭與冒險現(xiàn)象
 本章小結(jié)
 習(xí)題
第6章 脈沖信號的產(chǎn)生與變換
 6.1 單穩(wěn)態(tài)觸發(fā)器
 6.1.1 微分型單穩(wěn)態(tài)觸發(fā)器
 6.1.2 集成單穩(wěn)態(tài)觸發(fā)器
 6.1.3 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
 6.2 多諧振蕩器
 6.2.1 由555定時器構(gòu)成的多諧振蕩器
 6.2.2 由兩個集成單穩(wěn)態(tài)觸發(fā)器構(gòu)成的多諧振蕩器
 6.2.3 石英晶體多諧振蕩器
 6.3 施密特觸發(fā)器
 6.3.1 用555定時器構(gòu)成的施密特觸發(fā)器
 6.3.2 集成施密特觸發(fā)器
 6.3.3 施密特觸發(fā)器的應(yīng)用
 本章小結(jié)
 習(xí)題
第7章 模數(shù)與數(shù)模轉(zhuǎn)換器
 7.1 數(shù)模轉(zhuǎn)換器(DAC)
 7.1.1 DAC的原理
 7.1.2 DAC的主要技術(shù)指標(biāo)
 7.1.3 權(quán)電阻網(wǎng)絡(luò)DAC
 7.1.4 T型解碼網(wǎng)絡(luò)DAC
 7.1.5 權(quán)電流型DAC
 7.1.6 典型DAC介紹
 7.2 模數(shù)轉(zhuǎn)換器(ADC)
 7.2.1 并聯(lián)比較型ADC
 7.2.2 計數(shù)型ADC
 7.2.3 逐次逼近型ADC
 7.2.4 雙積分型ADC
 7.2.5 ADC的主要指標(biāo)
 7.2.6 集成ADC電路介紹
 本章小結(jié)
 習(xí)題
第8章 大規(guī)模集成電路介紹
 8.1 概述
 8.1.1 集成電路的發(fā)展歷史
 8.1.2 集成電路的分類
 8.2 只讀存儲器(ROM)及其應(yīng)用
 8.2.1 固定只讀存儲器
 8.2.2 可編程只讀存儲器
 8.2.3 可改寫只讀存儲器
 8.2.4 只讀存儲器應(yīng)用舉例
 8.3 隨機存取存儲器(RAM)
 8.3.1 RAM的結(jié)構(gòu)
 8.3.2 存儲單元
 本章小結(jié)
參考文獻(xiàn)

編輯推薦

　　◎《高等學(xué)校應(yīng)用型特色規(guī)劃教材：數(shù)字電子技術(shù)基礎(chǔ)》以組合邏輯與時序邏輯的分析和設(shè)計為經(jīng)，以數(shù)字電子技術(shù)的基本內(nèi)容為緯，對數(shù)字電子技術(shù)的基礎(chǔ)內(nèi)容進(jìn)行了詳細(xì)的敘述。　　◎《高等學(xué)校應(yīng)用型特色規(guī)劃教材：數(shù)字電子技術(shù)基礎(chǔ)》對分立元件邏輯門電路進(jìn)行了較詳細(xì)的分析，以便讀者能將簡單、廉價的邏輯門電路應(yīng)用于實際的電子工程中。

圖書封面

評論、評分、閱讀與下載

---

    數(shù)字電子技術(shù)基礎(chǔ) PDF格式下載

---