基于EDA技術(shù)的單周期CPU設(shè)計(jì)與實(shí)現(xiàn)

內(nèi)容概要

　　《基于EDA技術(shù)的單周期CPU設(shè)計(jì)與實(shí)現(xiàn)：計(jì)算機(jī)組成原理實(shí)踐》借鑒國(guó)內(nèi)外最新的計(jì)算機(jī)組成實(shí)踐的教學(xué)方法，結(jié)合作者多年指導(dǎo)計(jì)算機(jī)組成原理實(shí)驗(yàn)課的教學(xué)經(jīng)驗(yàn)，并引用目前市面上主流的MIPS指令集，翔實(shí)、具體地講解了計(jì)算機(jī)各個(gè)組成部件的設(shè)計(jì)原理和典型指令的執(zhí)行過(guò)程?！　∪珪?shū)首先介紹了EDA技術(shù)、Quartus II軟件以及VHDL的使用方法；然后講解了MIPS體系結(jié)構(gòu)中比較典型的指令，并使用Quartus II軟件，通過(guò)原理圖以及VHDL語(yǔ)言，設(shè)計(jì)出計(jì)算機(jī)組成的各個(gè)部件；最終形成了一個(gè)能執(zhí)行MIPS指令集指令程序的計(jì)算機(jī)主機(jī)系統(tǒng)。書(shū)中的所有部件及CPU邏輯電路都能進(jìn)行正確的功能仿真模擬及FPGA下載驗(yàn)證?！　”緯?shū)既可作為高等院校計(jì)算機(jī)相關(guān)專(zhuān)業(yè)的計(jì)算機(jī)組成原理課程的實(shí)驗(yàn)及課程設(shè)計(jì)教材，也可供計(jì)算機(jī)硬件開(kāi)發(fā)人員、電子技術(shù)及工程技術(shù)人員參考使用。

書(shū)籍目錄

第1章 緒論 1.1 實(shí)踐內(nèi)容 1.1.1 計(jì)算機(jī)組成原理實(shí)驗(yàn) 1.1.2 計(jì)算機(jī)主機(jī)系統(tǒng)設(shè)計(jì) 1.2 實(shí)踐環(huán)境 第2章 EDA設(shè)計(jì)工具 2.1 建立工程項(xiàng)目 2.1.1 啟動(dòng)QuartusⅡ 2.1.2 使用QuartusⅡ 2.1.3 QuartusⅡ文件后綴及其含義 2.1.4 原理圖設(shè)計(jì) 2.2 VHDL簡(jiǎn)介 2.2.1 VHDL程序的基本結(jié)構(gòu) 2.2.2 VHDL客體及詞法單元 2.2.3 VHDL的基本描述語(yǔ)句 2.2.4 屬性的描述與定義 2.2.5 VHDL設(shè)計(jì) 2.3 原理圖轉(zhuǎn)換 2.3.1 原理圖轉(zhuǎn)換為VHDL文件 2.3.2 VHDL文件轉(zhuǎn)換為原理圖 2.4 編譯與器件封裝 2.4.1 局部工程編譯 2.4.2 封裝成器件放入用戶(hù)庫(kù) 2.5 電路仿真 2.5.1 建立仿真文件 2.5.2 仿真設(shè)置工具 2.5.3 功能仿真 2.5.4 時(shí)序仿真 2.6 工程下載驗(yàn)證 2.6.1 引腳鎖定設(shè)置 2.6.2 配置文件下載 第3章 MIPS指令和CPU設(shè)計(jì)思路 3.1 MIPS寄存器堆 3.2 指令格式和主機(jī)系統(tǒng)指令 3.2.1 指令格式 3.2.2 主機(jī)系統(tǒng)指令 3.3 CPU設(shè)計(jì)思路 3.3.1 單周期CPU邏輯設(shè)計(jì) 3.3.2 R類(lèi)型指令 3.3.3 I類(lèi)型指令 3.3.4 J類(lèi)型指令 第4章 多路選擇器 4.1 1位2選1多路選擇器 4.1.1 1位2選1多路選擇器原理圖設(shè)計(jì) 4.1.2 1位2選1多路選擇器的VHDL設(shè)計(jì) 4.1.3 1位2選1多路選擇器的仿真驗(yàn)證 4.2 5位2選1多路選擇器 4.2.1 5位2選1多路選擇器的原理圖設(shè)計(jì) 4.2.2 5位2選1多路選擇器的VHDL設(shè)計(jì) 4.2.3 5位2選1多路選擇器的仿真驗(yàn)證 4.3 8位2選1多路選擇器 4.3.1 8位2選1多路選擇器的原理圖設(shè)計(jì) 4.3.2 8位2選1多路選擇器的VHDL設(shè)計(jì) 4.3.3 8位2選1多路選擇器的仿真驗(yàn)證 4.4 32位2選1多路選擇器 4.4.1 32位2選1多路選擇器的原理圖設(shè)計(jì) 4.4.2 32位2選1多路選擇器的VHDL設(shè)計(jì) 4.4.3 32位2選1多路選擇器的仿真驗(yàn)證 4.5 32位4選1多路選擇器 4.5.1 32位4選1多路選擇器的原理圖設(shè)計(jì) 4.5.2 32位4選1多路選擇器的VHDL設(shè)計(jì) 4.5.3 32位4選1多路選擇器的仿真驗(yàn)證 4.6 32位32選1多路選擇器 4.6.1 32位32選1多路選擇器的原理圖設(shè)計(jì) 4.6.2 32位32選1多路選擇器的VHDL設(shè)計(jì) 4.7 lpm_mux宏模塊的設(shè)置 第5章 加減器 5.1 1位加法器 5.1.1 1位加法器的原理圖設(shè)計(jì) 5.1.2 1位加法器的VHDL設(shè)計(jì) 5.1.3 1位加法器的仿真驗(yàn)證 5.2 1位加減器 5.2.1 1位加減器的原理圖設(shè)計(jì) 5.2.2 1位加減器的VHDL設(shè)計(jì) 5.2.3 1位加減器的仿真驗(yàn)證 5.3 8位加法器 5.3.1 8位加法器的原理圖設(shè)計(jì) 5.3.2 8位加法器的VHDL設(shè)計(jì) 5.3.3 8位加法器的仿真驗(yàn)證 5.4 32位加減器 5.4.1 32位加減器的原理圖設(shè)計(jì) 5.4.2 32位加減器的VHDL設(shè)計(jì) 5.4.3 32位加減器的仿真驗(yàn)證 第6章 移位運(yùn)算器 6.1 移位運(yùn)算器的原理圖設(shè)計(jì) 6.2 移位運(yùn)算器的VHDL設(shè)計(jì) 6.3 移位運(yùn)算器的仿真驗(yàn)證 第7章 算術(shù)邏輯運(yùn)算器 7.1 0操作數(shù)檢測(cè)模塊 7.2 算術(shù)邏輯運(yùn)算器的原理圖設(shè)計(jì) 7.3 算術(shù)邏輯運(yùn)算器的VHDL設(shè)計(jì) 7.4 算術(shù)邏輯運(yùn)算器的仿真驗(yàn)證 第8章 寄存器堆 8.1 寄存器號(hào)譯碼 8.1.1 寄存器號(hào)譯碼的原理圖設(shè)計(jì) 8.1.2 寄存器號(hào)譯碼的VHDL設(shè)計(jì) 8.1.3 寄存器號(hào)譯碼的仿真驗(yàn)證 8.2 8位觸發(fā)器 8.2.1 8位觸發(fā)器的原理圖設(shè)計(jì) 8.2.2 8位觸發(fā)器的VHDL設(shè)計(jì) 8.2.3 8位觸發(fā)器的仿真驗(yàn)證 8.3 32位觸發(fā)器 8.3.1 32位觸發(fā)器的原理圖設(shè)計(jì) 8.3.2 32位觸發(fā)器的VHDL設(shè)計(jì) 8.3.3 32位觸發(fā)器的仿真驗(yàn)證 8.4 32位寄存器 8.4.1 32位寄存器的原理圖設(shè)計(jì) 8.4.2 32位寄存器的VHDL設(shè)計(jì) 8.5 32位寄存器堆 8.5.1 32位寄存器堆的原理圖設(shè)計(jì) 8.5.2 32位寄存器堆的VHDL設(shè)計(jì) 8.5.3 32位寄存器堆的仿真驗(yàn)證 第9章 計(jì)算機(jī)主機(jī)系統(tǒng)設(shè)計(jì) 9.1 跳轉(zhuǎn)指令寄存器指定元件 9.1.1 跳轉(zhuǎn)指令寄存器指定元件的原理圖設(shè)計(jì) 9.1.2 跳轉(zhuǎn)指令寄存器指定元件的VHDL設(shè)計(jì) 9.1.3 跳轉(zhuǎn)指令寄存器指定元件的仿真驗(yàn)證 9.2 指令譯碼器 9.2.1 指令譯碼器的原理圖設(shè)計(jì) 9.2.2 指令譯碼器的VHDL設(shè)計(jì) 9.2.3 指令譯碼器的仿真驗(yàn)證 9.3 控制部件設(shè)計(jì) 9.3.1 控制部件的原理圖設(shè)計(jì) 9.3.2 控制部件的VHDL設(shè)計(jì) 9.3.3 控制部件的仿真驗(yàn)證 9.4 指令存儲(chǔ)器 9.4.1 指令存儲(chǔ)器的原理圖設(shè)計(jì) 9.4.2 指令存儲(chǔ)器的仿真驗(yàn)證 9.5 數(shù)據(jù)存儲(chǔ)器 9.5.1 數(shù)據(jù)存儲(chǔ)器的原理圖設(shè)計(jì) 9.5.2 數(shù)據(jù)存儲(chǔ)器的仿真驗(yàn)證 9.6 單周期中央處理器CPU設(shè)計(jì) 9.6.1 單周期中央處理器的原理圖設(shè)計(jì) 9.6.2 單周期中央處理器的VHDL設(shè)計(jì) 9.7 計(jì)算機(jī)主機(jī)系統(tǒng)設(shè)計(jì) 9.7.1 計(jì)算機(jī)主機(jī)系統(tǒng)的原理圖設(shè)計(jì) 9.7.2 計(jì)算機(jī)主機(jī)系統(tǒng)的VHDL設(shè)計(jì) 9.8 調(diào)試程序編制及主機(jī)系統(tǒng)的調(diào)試 9.8.1 加法調(diào)試程序 9.8.2 加法程序調(diào)試仿真 9.8.3 乘法調(diào)試程序 9.8.4 乘法程序調(diào)試仿真 附錄A DE2—70簡(jiǎn)介及調(diào)試注意事項(xiàng) A.1 DE2—70硬件實(shí)驗(yàn)平臺(tái)簡(jiǎn)介 A.2 DE2—70引腳分配的一般性指導(dǎo) A.3 實(shí)驗(yàn)板基本輸入／輸出引腳信號(hào) 附錄B 設(shè)計(jì)調(diào)試過(guò)程中的注意事項(xiàng) 參考文獻(xiàn)

章節(jié)摘錄

版權(quán)頁(yè)：   插圖：   5種語(yǔ)句結(jié)構(gòu)的基本組成和功能分別如下。 塊語(yǔ)句是由一系列并行執(zhí)行語(yǔ)句構(gòu)成的組合體，它的功能是將結(jié)構(gòu)體中的并行語(yǔ)句組成一個(gè)或多個(gè)子模塊。 進(jìn)程語(yǔ)句定義順序語(yǔ)句模塊，用以將從外部獲得的信號(hào)值，或內(nèi)部的運(yùn)算數(shù)據(jù)向其他的信號(hào)進(jìn)行賦值。 信號(hào)賦值語(yǔ)句將設(shè)計(jì)實(shí)體內(nèi)的處理結(jié)果向定義的信號(hào)或界面端口進(jìn)行賦值。 子程序調(diào)用語(yǔ)句用以調(diào)用過(guò)程或函數(shù)，并將獲得的結(jié)果賦值于信號(hào)。 元件例化語(yǔ)句對(duì)其他的設(shè)計(jì)實(shí)體作元件調(diào)用說(shuō)明，并將此元件的端口與其他的元件、信號(hào)或高層次實(shí)體的界面端口進(jìn)行連接。 3.進(jìn)程（PROCESS） PROCESS概念產(chǎn)生于軟件語(yǔ)言。在VHDL中，PROCESS結(jié)構(gòu)是最具特色的語(yǔ)句，它的運(yùn)行方式與軟件語(yǔ)言中的PROCESS完全不同，這是讀者需要特別注意的。 PROCESS語(yǔ)句結(jié)構(gòu)包含了一個(gè)代表著設(shè)計(jì)實(shí)體中部分邏輯行為的、獨(dú)立的順序語(yǔ)句描述的進(jìn)程。與并行語(yǔ)句的同時(shí)執(zhí)行方式不同，順序語(yǔ)句可以根據(jù)設(shè)計(jì)者的要求，利用順序可控的語(yǔ)句，完成逐條執(zhí)行的功能。順序語(yǔ)句與C等軟件編程語(yǔ)言中的語(yǔ)句功能相類(lèi)似，即語(yǔ)句運(yùn)行的順序和程序語(yǔ)句書(shū)寫(xiě)的順序相一致。一個(gè)結(jié)構(gòu)體中可以有多個(gè)并行運(yùn)行的進(jìn)程結(jié)構(gòu)，而每一個(gè)進(jìn)程的內(nèi)部結(jié)構(gòu)卻是由一系列順序語(yǔ)句構(gòu)成的。 需要注意的是，在VHDL中，所謂“順序”僅僅是指語(yǔ)句要按順序依次執(zhí)行。但這并不意味著PROCESS語(yǔ)句結(jié)構(gòu)所對(duì)應(yīng)的硬件邏輯行為也具有相同的順序性。PROCESS結(jié)構(gòu)中的順序語(yǔ)句及其所謂的“順序執(zhí)行過(guò)程”只是針對(duì)計(jì)算機(jī)中的軟件行為仿真模擬過(guò)程而言的，這個(gè)過(guò)程與硬件結(jié)構(gòu)實(shí)現(xiàn)中對(duì)應(yīng)的邏輯行為是不相同的。PROCESS結(jié)構(gòu)中既可以有時(shí)序邏輯的描述，也可以有組合邏輯的描述，它們都可以用順序語(yǔ)句來(lái)表達(dá)。然而，硬件中的組合邏輯具有最典型的并行邏輯功能，而硬件中的時(shí)序邏輯也并非都是以順序方式工作的。 （1）PROCESS語(yǔ)句格式 PROCESS語(yǔ)句的表達(dá)格式如下： [進(jìn)程標(biāo)號(hào)]PROCESS[（敏感信號(hào)參數(shù)表）][IS] [進(jìn)程說(shuō)明部分】 BEGIN 順序描述語(yǔ)句 END PROCESS[進(jìn)程標(biāo)號(hào)]； 每一個(gè)PROCESS語(yǔ)句結(jié)構(gòu)可以賦予一個(gè)進(jìn)程標(biāo)號(hào)，但這個(gè)標(biāo)號(hào)不是必需的。進(jìn)程說(shuō)明部分定義了該進(jìn)程所需的局部數(shù)據(jù)環(huán)境。 順序描述語(yǔ)句部分是一段順序執(zhí)行的語(yǔ)句，用來(lái)描述該進(jìn)程的行為。PROCESS中規(guī)定了每個(gè)進(jìn)程語(yǔ)句在它的某個(gè)敏感信號(hào)（由敏感信號(hào)參量表列出）的值改變時(shí)必須立即完成某一功能行為，這個(gè)行為由進(jìn)程語(yǔ)句中的順序語(yǔ)句定義，行為的結(jié)果可以賦給信號(hào)，并通過(guò)信號(hào)被其他的PROCESS讀取或賦值。當(dāng)進(jìn)程中定義的任一敏感信號(hào)發(fā)生更新時(shí)，由順序語(yǔ)句定義的行為就要重復(fù)執(zhí)行一次；當(dāng)進(jìn)程中最后一個(gè)語(yǔ)句執(zhí)行完畢后，執(zhí)行過(guò)程將返回到進(jìn)程的第一個(gè)語(yǔ)句，以等待下一次敏感信號(hào)變化。如此循環(huán)往復(fù)，以至無(wú)限。

編輯推薦

《高等學(xué)校計(jì)算機(jī)類(lèi)規(guī)劃教材:基于EDA技術(shù)的單周期CPU設(shè)計(jì)與實(shí)現(xiàn):計(jì)算機(jī)組成原理實(shí)踐》既可作為高等院校計(jì)算機(jī)相關(guān)專(zhuān)業(yè)的計(jì)算機(jī)組成原理課程的實(shí)驗(yàn)及課程設(shè)計(jì)教材，也可供計(jì)算機(jī)硬件開(kāi)發(fā)人員、電子技術(shù)及工程技術(shù)人員參考使用。

圖書(shū)封面

評(píng)論、評(píng)分、閱讀與下載

---

    基于EDA技術(shù)的單周期CPU設(shè)計(jì)與實(shí)現(xiàn) PDF格式下載

---