數(shù)字邏輯基礎(chǔ)與Verilog硬件描述語言

內(nèi)容概要

　　《高等院校信息技術(shù)規(guī)劃教材：數(shù)字邏輯基礎(chǔ)與Verilog硬件描述語言》在介紹數(shù)字邏輯基本概念和知識基礎(chǔ)上，系統(tǒng)介紹邏輯電路的分析和設(shè)計方法，特別結(jié)合現(xiàn)代數(shù)字系統(tǒng)設(shè)計技術(shù)的發(fā)展，介紹基于硬件描述語言Verilog
HDL的邏輯電路建模方法，并給出了所舉實例代碼及仿真結(jié)果。
　　全書內(nèi)容分為3部分：第1-3章介紹數(shù)字邏輯的理論基礎(chǔ)，包括數(shù)制、碼制、邏輯代數(shù)基礎(chǔ)以及硬件描述語言基礎(chǔ)等：第4章介紹組合電路的分析方法、常用邏輯功能電路的Verrlog
HDL建模方法以及典型功能模塊的應(yīng)用；第5-8章在分析鎖存器／觸發(fā)器工作原理和邏輯特性基礎(chǔ)上，介紹同步時序電路的分析方法，分別討論了典型和一般同步時序電路的Verilog
HDL建模方法，并介紹了典型同步時序模塊的應(yīng)用方法。
　　《高等院校信息技術(shù)規(guī)劃教材：數(shù)字邏輯基礎(chǔ)與Verilog硬件描述語言》可作為計算機(jī)、物聯(lián)網(wǎng)、自動控制、電子信息等專業(yè)的本科生教材，也可作為數(shù)字系統(tǒng)設(shè)計相關(guān)技術(shù)人員學(xué)習(xí)Verilog
HDL建模方法的參考書。

書籍目錄

第1章 信息表示
1.1 數(shù)制
1.1.1 基本概念
1.1.2 常用數(shù)制的表示
1.2 不同數(shù)制間的轉(zhuǎn)換
1.2.1 其他進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)
1.2.2 十進(jìn)制數(shù)轉(zhuǎn)換為其他進(jìn)制數(shù)
1.2.3 二、八、十六進(jìn)制數(shù)間的轉(zhuǎn)換
1.3 帶符號二進(jìn)制數(shù)的表示
1.3.1 真值與機(jī)器數(shù)
1.3.2 定點(diǎn)數(shù)與浮點(diǎn)數(shù)
1.3.3 原碼
1.3.4 反碼
1.3.5 補(bǔ)碼
1.3.6 真值、原碼、反碼、補(bǔ)碼之間的關(guān)系
1.4 編碼
1.4.1 數(shù)值數(shù)據(jù)編碼
1.4.2 非數(shù)值數(shù)據(jù)編碼
本章小結(jié)
思考題1
習(xí)題1
第2章 邏輯代數(shù)基礎(chǔ)
2.1 概述
2.2 邏輯代數(shù)中的基本概念
2.3 邏輯代數(shù)的基本運(yùn)算
2.3.1 與運(yùn)算
2.3.2 或運(yùn)算
2.3.3 非運(yùn)算
2.4 邏輯代數(shù)的基本定理及規(guī)則
2.4.1 邏輯代數(shù)的基本公理
2.4.2 邏輯代數(shù)的基本定理
2.4.3 邏輯代數(shù)的3個基本規(guī)則
2.5 邏輯函數(shù)的性質(zhì)
2.5.1 復(fù)合邏輯
2.5.2 邏輯函數(shù)的基本表達(dá)式
2.5.3 邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式
2.6 邏輯函數(shù)的化簡
2.6.1 邏輯函數(shù)的代數(shù)化簡法
2.6.2 邏輯函數(shù)的卡諾圖化簡法
2.6.3 具有無關(guān)項的邏輯函數(shù)及其化簡
本章小結(jié)
思考題2
習(xí)題2
第3章 硬件描述語言（Verilog HDL）基礎(chǔ)
3.1 概述
3.1.1 發(fā)展歷程
3.1.2 Verilog HDL的特點(diǎn)
3.1.3 Verilog HDL模塊化設(shè)計理念
3.2 Verilog HDL基礎(chǔ)知識
3.2.1 Verilog HDL模塊結(jié)構(gòu)
3.2.2 Verilog HDL中的詞法表示
3.2.3 Verilog HDL的數(shù)據(jù)類型
3.2.4 Verilog HDL的運(yùn)算符
3.3 Verilog HDL模塊的3種建模方式
3.3.1 Verilog HDL模塊的結(jié)構(gòu)描述方式
3.3.2 Verilog HDL模塊的數(shù)據(jù)流描述方式
3.3.3 Verilog HDL模塊的行為描述方式
本章小結(jié)
思考題3
習(xí)題3
第4章 組合電路的邏輯分析與設(shè)計
第5章 鎖存器與觸發(fā)器
第6章 時序電路概要和同步時序電路分析
第7章 典型同步時序電路的設(shè)計與應(yīng)用
第8章 一般同步時序電路的設(shè)計
附錄A 基于Quartus環(huán)境和Verilog HDL的電路設(shè)計與仿真實例
參考文獻(xiàn)

圖書封面

評論、評分、閱讀與下載

---

    數(shù)字邏輯基礎(chǔ)與Verilog硬件描述語言 PDF格式下載

---