

图书基本信息

书名：<<数字逻辑电路基础与计算机系统集成技术>>

13位ISBN编号：9787302288138

10位ISBN编号：7302288135

出版时间：2012-8

出版时间：清华大学出版社

作者：解本巨 等编著

页数：270

字数：447000

版权说明：本站所提供下载的PDF图书仅提供预览和简介，请支持正版图书。

更多资源请访问：<http://www.tushu007.com>

内容概要

《数字逻辑电路基础与计算机系统集成技术》是以eda技术研究为出发点，专门针对计算机科学与技术专业而编写的硬件技术基础教程。

与以往的数字电路教材不同，《数字逻辑电路基础与计算机系统集成技术》重点体现“软件设计实现硬件技术”的理念，除了在传统基础上利用真值表、状态图、卡诺图化简进行组合逻辑电路、时序逻辑电路设计外，还专门介绍了quartus 9.1开发环境和硬件设计语言verilog

hdl，并使用verilog

hdl语言实现组合电路设计、同步，异步时序电路设计，芯片扩展应用，pld设计，接口电路设计，数字系统fpga项目设计及简单微处理器设计等，其他内容还包括逻辑门实现、组合逻辑电路和时序逻辑电路分析、存储器设计与扩展、脉冲发生器设计、a/d和d/a转换电路、数字系统设计等。

在设计分析中，能够把设计的电路芯片与计算机系统有机地结合起来。

《数字逻辑电路基础与计算机系统集成技术》可作为高等院校本科生的教材，还可作为技术开发人员的参考资料。

书籍目录

第1章 数字逻辑基础

1.1 电路引入二进制、芯片及集成概念

1.2 数制与数制转换

1.2.1 计算机中常用进位计数制

1.2.2 数制转换

1.2.3 二进制算术运算

1.3 计算机中常用编码

1.3.1 二-十进制编码

1.3.2 格雷码

1.3.3 asch码

1.4 逻辑运算与逻辑代数

1.4.1 3种基本逻辑运算

1.4.2 逻辑函数及其表示方法

1.4.3 逻辑代数

1.5 逻辑代数的卡诺图化简法

1.5.1 最小项的定义及其性质

1.5.2 逻辑函数的最小项表达式

1.5.3 用卡诺图表示逻辑函数

1.5.4 用卡诺图化简逻辑函数

第2章 硬件描述语言verilog hdl与编辑环境quartus

2.1 硬件描述语言verilog hdl设计方法学简介

2.1.1 verilog的基本语法规则

2.1.2 变量及数据类型

2.1.3 运算符和表达式

2.1.4 语句

2.2 verilog hdl建模

2.2.1 verilog hdl程序的基本结构

2.2.2 结构建模

2.2.3 数据流建模

2.2.4 行为建模

2.2.5 模块调用

2.3 verilog hdl编译环境quartus 9.1

2.3.1 quartus 9.1概述

2.3.2 quartus 9.1原理图设计方法

2.3.3 使用verilog hdl语言实现数字电路设计

2.3.4 波形仿真

第3章 逻辑门电路

3.1 半导体器件组成的门电路

3.1.1 半导体器件的开关特性

3.1.2 分立元件门电路

3.2 cmos门电路

3.2.1 cmos反相器

3.2.2 cmos逻辑门电路

3.2.3 cmos漏极开路门与三态门电路

3.2.4 cmos传输

3.3 ttl门电路

3.3.1 ttl反相器的基本电路

3.3.2 ttl逻辑门电路

3.3.3 ttl集电极开路门与三态门电路

第4章 组合逻辑电路

4.1 组合逻辑电路分析

4.2 组合逻辑电路设计

4.3 组合电路的竞争与冒险

4.3.1 冒险的分类与产生原因

4.3.2 冒险的判断与消除方法

4.4 常用组合逻辑电路

4.4.1 编码器

4.4.2 译码器

4.4.3 数据选择器

4.4.4 比较器

4.4.5 算术运算电路

第5章 时序逻辑电路

5.1 时序逻辑电路基础

5.1.1 触发器

5.1.2 时序逻辑电路的描述

5.2 时序逻辑电路记忆单元——触发器

5.2.1 rs触发器

5.2.2 d触发器

5.2.3 jk触发器

5.2.4 t触发器

5.2.5 用verilog语言设计触发器

5.3 同步时序逻辑电路的分析与设计

5.3.1 同步时序逻辑电路的分析

5.3.2 同步时序逻辑电路的设计

5.4 异步时序电路的分析与设计

5.4.1 异步时序逻辑电路的分析

5.4.2 异步时序逻辑电路的设计

5.5 常用时序逻辑电路

5.5.1 寄存器

5.5.2 计数器

5.5.3 顺序脉冲发生器

第6章 半导体存储器与大规模可编程逻辑器件

6.1 随机存储器

6.1.1 sram

6.1.2 dram

6.2 只读存储器

6.2.1 掩膜只读存储器

6.2.2 可编程只读存储器

6.2.3 可擦除可编程只读存储器

6.2.4 可电擦可编程只读存储器

6.2.5 快闪存储器

6.3 存储器容量扩展

6.4 大规模可编程逻辑器件

6.4.1 可编程阵列逻辑器件

6.4.2 通用可编程阵列逻辑器件

6.4.3 复杂的可编程逻辑器件

6.4.4 现场可编程门阵列器件

第7章 脉冲波形的产生与整形

7.1 单稳态触发器

7.1.1 用门电路组成的单稳态触发器

7.1.2 集成单稳态触发器

7.2 施密特触发器

7.2.1 用门电路组成的施密特触发器

7.2.2 施密特触发器的应用

7.3 多谐振荡器

7.3.1 用门电路组成的对称式多谐振荡器

7.3.2 用施密特触发器组成的多谐振荡器

7.3.3 石英晶体振荡器

7.4 555定时器及应用

7.4.1 555定时器

7.4.2 用555定时器组成的施密特触发器

7.4.3 用555定时器组成的单稳态触发器

7.4.4 用555定时器组成的多谐振荡器

第8章 接口电路设计技术

8.1 接口芯片设计

8.1.1 外部接口电路的设计分析

8.1.2 接口芯片设计

8.2 d / a转换器

8.2.1 d / a转换器的基本原理

8.2.2 权电阻网络d / a转换器

8.2.3 倒t形电阻网络d / a转换器

8.2.4 权电流型d / a转换器

8.3 a / d转换器

8.3.1 a / d转换的基本原理

8.3.2 并联比较型a / d转换器

8.3.3 逐次渐近型a / d转换器

8.3.4 双积分型a / d转换器

8.3.5 集成模数转换器adc0801及其应用

第9章 数字系统设计技术

9.1 数字系统设计概述

9.1.1 数字系统的基本组成

9.1.2 数字系统的实现方式

9.2 数字系统设计方法与描述

9.2.1 数字系统设计方法

9.2.2 数字系统设计描述

9.3 用asm图和mds图设计数字系统

9.3.1 设计数字系统的步骤

9.3.2 十字路口交通灯控制系统的设计

9.3.3 交通灯控制系统的verilog hdl描述

9.4 控制子系统的微程序控制器设计

9.4.1 概述

9.4.2 微程序控制器简单设计

附录a 74系列数字集成电路型号功能表

附录b cmos系列数字集成电路型号功能表

附录c 习题训练与数字系统课程设计

c.1 定理与卡诺图化简

c.2 简单verilog hdl建模

c.3 组合逻辑电路分析

c.4 组合电路设计

c.5 时序逻辑电路分析

c.6 时序逻辑电路设计

c.7 存储器与pld设计

c.8 接口电路设计

c.9 数字系统综合课程设计

参考文献

章节摘录

版权页：插图：9.2数字系统设计方法与描述 9.2.1 数字系统设计方法 数字系统的设计方法可分为两大类：自底而上的设计方法和自顶而下的设计方法。

1.自底而上的设计方法 传统的设计方法都是自底向上的，即首先确定可用的元器件，然后根据这些器件进行逻辑设计，完成各模块后进行连接，最后形成系统。

而后经调试、测量观察整个系统是否达到规定的性能指标。

这种方法的主要特点如下：（1）这种“自底而上”的设计方法常常受到设计者的经验及市场器件情况等因素限制，且没有明显的规律可循。

（2）系统测试在系统硬件完成后进行。

如果发现系统设计需要修改，则需要重新制作电路板，重新购买器件，重新调试与修改设计。

整个修改过程花费大量的时间与经费。

（3）电路设计是原理图设计方式，而原理图设计的电路对于复杂系统的设计、阅读、交流、修改、更新、保存都十分困难，不利于复杂系统的任务分解与综合。

2。

自顶而下的设计方法 基于EDA技术的所谓自顶而下的设计方法正好相反，它首先从系统设计人手，在顶层进行功能划分和结构设计，并在系统级采用仿真手段验证设计的正确性，然后再逐级设计低层的结构，实现设计、仿真、测试一体化。

其方案的验证与设计、电路与PCB设计、专用集成电路（Application Specific Integrated Circuit, ASIC）设计等都由电子系统设计师借助于EDA工具完成。

自顶向下设计方法的特点表现在以下几个方面：（1）基于PLD硬件和EDA工具支撑。

（2）采用逐级仿真技术，以便及早发现问题修改设计方案。

（3）基于网上设计技术使全球设计者设计成果共享，设计成果的再利用得到保证。

现代的电子应用系统正向模块化发展，或者说向软硬核组合的方向发展。

对以往成功的设计成果稍作修改、组合就能投入再利用，从而产生全新的或派生的设计模块，同时还可以以一种IP核的方式进行存档。

（4）由于采用的是结构化开发手段，可实现多人多任务的并行工作方式，使复杂系统的设计规模和效率大幅度提高。

（5）在选择器件的类型、规模、硬件结构等方面具有更大的自由度。

所谓分层次设计，是将设计层次分为5级，即印制系统级、寄存器传输级、门级、电路级和器件（版图）级。

其中，系统是最上一层，是最抽象的设计层次，它将电子系统看做由一些系统部件组成，而各部件之间的连接可以是抽象的，只要表达清楚系统的体系结构、数据处理功能、算法等即可；寄存器传输级以具有内部状态的寄存器以及连接寄存器之间的逻辑单元作为部件，重点在于表达信号的运算、传输和状态的转移过程；门级设计也就是逻辑设计，它以电路或触发器作为基本部件，表达各种逻辑关系；电路级设计可以看做分立的基本元件，具体表达电路在时域的伏安特性或频域响应等性能；器件级又称为版图级，现代电路设计以版图级设计作为最低层次。

编辑推荐

版权说明

本站所提供下载的PDF图书仅提供预览和简介，请支持正版图书。

更多资源请访问:<http://www.tushu007.com>