可編程邏輯器件基礎(chǔ)

前言

　　伴隨著半導(dǎo)體集成電路工業(yè)的發(fā)展，集成電路的規(guī)模、性能和市場(chǎng)都有著突飛猛進(jìn)的發(fā)展，越來越多的超大規(guī)模集成電路被應(yīng)用到計(jì)算機(jī)、電子等領(lǐng)域。集成電路中高性價(jià)比的代表是專用集成電路（Application Specific Integrated Circuit， ASIC），但ASIC的高風(fēng)險(xiǎn)和開發(fā)周期長的缺點(diǎn)限制了其發(fā)展，而可編程邏輯器件的出現(xiàn)則很好地彌補(bǔ)了ASIC的不足，它允許用戶對(duì)一個(gè)成品芯片進(jìn)行配置來實(shí)現(xiàn)不同的功能?！　∧壳翱删幊踢壿嬈骷拇硎乾F(xiàn)場(chǎng)可編程門陣列（Field Programmable Gate Array，F(xiàn)PGA）和復(fù)雜可編程邏輯器件（Complex Programmable Logic Device，CPLD），本書主要基于Xilinx公司的FPGA芯片來進(jìn)行設(shè)計(jì)。本書主要包括五個(gè)部分：器件部分、工具部分、語言部分、單元電路部分和實(shí)例部分。器件部分主要介紹了目前常用的可編程邏輯器件及其發(fā)展，重點(diǎn)介紹了Xilinx的FPGA芯片；工具部分主要介紹了進(jìn)行FPGA開發(fā)所需要的基本工具，主要包括軟件工具和硬件工具，詳細(xì)介紹了仿真工具M(jìn)odelSim、綜合工具Xilinx ISE和紅色颶風(fēng)二代開發(fā)板RC2SP3S400；語言部分詳細(xì)介紹了Verilog HDL的基本語法、程序結(jié)構(gòu)等；單元電路部分主要介紹了數(shù)字電路中常用的組合邏輯電路和時(shí)序邏輯電路的Verilog HDL設(shè)計(jì)和仿真驗(yàn)證；實(shí)例部分主要介紹了基于開發(fā)板的復(fù)雜數(shù)字系統(tǒng)的基本設(shè)計(jì)和驗(yàn)證?！　”緯赡暇┬畔⒙殬I(yè)技術(shù)學(xué)院和大連職業(yè)技術(shù)學(xué)院共同完成編寫。其中第1章由南京信息職業(yè)技術(shù)學(xué)院的趙麗芳老師和中國電子科技集團(tuán)第47研究所的郝菊共同完成，第2章由南京信息職業(yè)技術(shù)學(xué)院的陳紅老師和大連職業(yè)技術(shù)學(xué)院的唐敏老師共同完成，第3章和第4章由南京信息職業(yè)技術(shù)學(xué)院的董海青老師和趙麗芳老師共同完成，第5章由南京信息職業(yè)技術(shù)學(xué)院的董海青老師和大連職業(yè)技術(shù)學(xué)院的唐敏老師共同完成。陳紅老師負(fù)責(zé)全書的校對(duì)工作，趙麗芳老師和唐敏老師負(fù)責(zé)書中源代碼的調(diào)試工作，董海青老師負(fù)責(zé)全書的統(tǒng)稿工作。本書由沈陽工業(yè)大學(xué)的揣榮巖教授負(fù)責(zé)審核?！　∮捎诰幷咚接邢?，書中難免有錯(cuò)誤和不足之處，懇請(qǐng)讀者批評(píng)指正。

內(nèi)容概要

　　本書主要包括器件、工具、語言、單元電路和實(shí)例五個(gè)部分。器件部分主要介紹了目前常用的可編程邏輯器件及其發(fā)展；工具部分主要介紹了仿真工具M(jìn)odelSim、綜合工具Xilinx
ISE和開發(fā)板；語言部分詳細(xì)介紹了Verilog
HDL的基本語法、程序結(jié)構(gòu)等；單元電路部分主要介紹了組合邏輯電路和時(shí)序邏輯電路的Verilog
HDL設(shè)計(jì)和仿真驗(yàn)證；實(shí)例部分主要介紹了基于開發(fā)板的復(fù)雜數(shù)字系統(tǒng)的基本設(shè)計(jì)和驗(yàn)證。
　　《21世紀(jì)高職高專電子信息類實(shí)用規(guī)劃教材：可編程邏輯器件基礎(chǔ)》可作為高職高專微電子技術(shù)、電子線路設(shè)計(jì)、通信技術(shù)等相關(guān)專業(yè)的教材用書，同時(shí)也可以作為從事FPGA設(shè)計(jì)的相關(guān)從業(yè)人員的參考用書。

書籍目錄

第1章　器件概述
1.1　PLD的發(fā)展
1.2　PLD的分類
1.2.1　低集成度PLD
1.2.2　高集成度PLD
1.3　常見PLD廠商及器件簡介
1.3.1　常見廠商簡介
1.3.2　Xilinx公司常用FPGA簡介
1.3.3　Altera公司常用FPGA簡介
本章小結(jié)
習(xí)題
第2章　開發(fā)工具
2.1　軟件開發(fā)工具
2.1.1　EDA技術(shù)簡介
2.1.2　仿真工具
2.1.3　綜合工具
2.1.4　庫編譯
2.2　硬件開發(fā)工具
2.3　實(shí)訓(xùn)練習(xí)
2.3.1　ModelSim實(shí)訓(xùn)
2.3.2　ISE Design實(shí)訓(xùn)
2.3.3　Quartus Ⅱ?qū)嵱?xùn)
本章小結(jié)
習(xí)題
第3章　硬件描述語言
3.1　硬件描述語言概述
3.1.1　HDL的發(fā)展
3.1.2　HDL的應(yīng)用
3.1.3　Verilog HDL的優(yōu)點(diǎn)
3.1.4　Verilog設(shè)計(jì)流程
3.2　Verilog HDL基礎(chǔ)語法
3.2.1　Verilog HDL模塊
3.2.2　Verilog HDL數(shù)據(jù)和語法規(guī)則
3.2.3　Verilog HDL運(yùn)算符
3.2.4　Verilog HDL的賦值語句和塊語句
3.2.5　Verilog HDL的條件語句和循環(huán)語句
3.2.6　Verilog HDL的結(jié)構(gòu)說明語句
3.2.7　Verilog HDL的編譯預(yù)處理
本章小結(jié)
習(xí)題
第4章　數(shù)字邏輯設(shè)計(jì)
4.1　單元電路設(shè)計(jì)
4.1.1　組合邏輯設(shè)計(jì)
4.1.2　時(shí)序邏輯設(shè)計(jì)
4.2　復(fù)雜電路設(shè)計(jì)
4.3　有限狀態(tài)機(jī)
4.3.1　有限狀態(tài)機(jī)的特點(diǎn)
4.3.2　狀態(tài)機(jī)編碼
4.3.3　有限狀態(tài)機(jī)的設(shè)計(jì)步驟
4.3.4　Moore型狀態(tài)機(jī)設(shè)計(jì)
本章小結(jié)
習(xí)題
第5章　基于開發(fā)板的FPGA設(shè)計(jì)
5.1　FPGA數(shù)字系統(tǒng)設(shè)計(jì)
5.1.1　實(shí)訓(xùn)項(xiàng)目之LED循環(huán)流水燈
5.1.2　實(shí)訓(xùn)項(xiàng)目之十進(jìn)制計(jì)數(shù)器
5.1.3　實(shí)訓(xùn)項(xiàng)目之百進(jìn)制計(jì)數(shù)器
5.2　FPGA嵌入式設(shè)計(jì)
5.2.1　Xilinx FPGA嵌入式簡介
5.2.2　MicroBlaze的構(gòu)架及接口
5.2.3　基于MicroBlaze的嵌入式設(shè)計(jì)
本章小結(jié)
習(xí)題
附錄
參考文獻(xiàn)

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

    可編程邏輯器件基礎(chǔ) PDF格式下載

---