數(shù)字電路與邏輯設計

內(nèi)容概要

　　本書系統(tǒng)地介紹了數(shù)字邏輯基礎、集成邏輯門、組合邏輯電路和時序邏輯電路的分析與設計、常用組合邏輯功能器件和時序邏輯功能器件、數(shù)模與模數(shù)轉(zhuǎn)換器、脈沖信號的產(chǎn)生與變換、可編程邏輯器件及現(xiàn)代數(shù)字系統(tǒng)設計等。　　本書內(nèi)容精練、實例豐富，應用性強，并附有習題解答，便于教學和自學。本書可作為高等學校通信、信息、光電、計算機、自動化、電子、電力系統(tǒng)及自動化等電類專業(yè)和機電一體化、生物技術等非電類專業(yè)的本科和?？茖W生電子技術基礎課程的教材。也可以供從事電子技術、計算機應用與開發(fā)的科研人員和工程技術人員學習參考，還適于初學者自學使用。

書籍目錄

第1章 數(shù)字邏輯基礎　1.1 數(shù)制和代碼　　1.1.1 十進制數(shù)和二進制數(shù)　　1.1.2 十六進制和八進制　　1.1.3 不同進制數(shù)之間的轉(zhuǎn)換　　1.1.4 二進制符號數(shù)的表示法　　1.1.5 二進制代碼　1.2 邏輯運算　　1.2.1 基本邏輯運算　　1.2.2 復合邏輯運算　　1.2.3 正負邏輯問題　1.3 邏輯門電路　　1.3.1 晶體管的開關特性　　1.3.2 基本邏輯門電路　　1.3.3 TTL集成門電路　　1.3.4 CMOS邏輯電路　1.4 邏輯函數(shù)的代數(shù)化簡法　　1.4.1 基本公式和定律　　1.4.2 基本運算規(guī)則　　1.4.3 邏輯函數(shù)代數(shù)法化簡　1.5 邏輯函數(shù)的卡諾圖化簡法　　1.5.1 最小項的定義及其性質(zhì)　　1.5.2 卡諾圖　　1.5.3 邏輯函數(shù)的卡諾圖表示　　1.5.4 邏輯函數(shù)卡諾圖化簡　　1.5.5 具有約束的邏輯函數(shù)化簡　1.6 邏輯函數(shù)的描述方法及轉(zhuǎn)換　　1.6.1 邏輯函數(shù)的描述方法　　1.6.2 幾種描述方法之間的轉(zhuǎn)換　本章小結(jié)　習題第2章 組合邏輯電路　2.1 組合邏輯電路的分析與設計　　2.1.1 組合邏輯電路的分析　　2.1.2 組合邏輯電路的設計　2.2 組合邏輯電路中的競爭冒險　　2.2.1 產(chǎn)生競爭冒險的原因　　2.2.2 競爭冒險的判斷　　2.2.3 消除競爭冒險的方法　2.3 加法器與算術邏輯單元　　2.3.1 半加器和全加器　　2.3.2 集成加法器　　2.3.3 算術邏輯單元　2.4 數(shù)值比較器　　2.4.1 數(shù)值比較器的設計　　2.4.2 集成數(shù)值比較器　2.5 編碼器　　2.5.1 編碼器的工作原理　　2.5.2 集成優(yōu)先編碼器　2.6 譯碼器與數(shù)據(jù)分配器　　2.6.1 譯碼器的分析及設計　　2.6.2 集成譯碼器　　2.6.3 數(shù)據(jù)分配器　2.7 數(shù)據(jù)選擇器　　2.7.1 數(shù)據(jù)選擇器的類型及功能　　2.7.2 集成數(shù)據(jù)選擇器　本章小結(jié)　習題第3章 時序邏輯基礎　3.1 RS觸發(fā)器　　3.1.1 Rs觸發(fā)器的工作原理和邏輯功能　　3.1.2 集成RS觸發(fā)器74LS279　　3.1.3 RS觸發(fā)器應用　3.2 D觸發(fā)器　　3.2.1 邏輯電路與邏輯符號　　3.2.2 工作原理　　　　3.2.3 邏輯功能描述　　3.2.4 集成D觸發(fā)器74LS74　3.3 JK觸發(fā)器　　3.3.1 邏輯電路與邏輯符號　　3.3.2 邏輯功能描述　　3.3.3 集成JK觸發(fā)器　3.4 T觸發(fā)器　　3.4.1 邏輯電路與邏輯符號　　3.4.2 邏輯功能描述　3.5 觸發(fā)器的電氣特性　本章小結(jié)　習題第4章 時序邏輯電路第5章 Verilog HDL第6章 數(shù)字電路系統(tǒng)設計第7章 脈沖信號的產(chǎn)生與變換第8章 數(shù)模與模數(shù)轉(zhuǎn)換器習題答案

圖書封面

評論、評分、閱讀與下載

---

    數(shù)字電路與邏輯設計 PDF格式下載

---