數(shù)字電路邏輯設(shè)計(jì)

內(nèi)容概要

　　《數(shù)字電路邏輯設(shè)計(jì)(第2版)》結(jié)合應(yīng)用型人才培養(yǎng)目標(biāo)和教學(xué)特點(diǎn)，在內(nèi)容安排上，以培養(yǎng)應(yīng)用能力為目的，精選內(nèi)容，講清基本概念、基本電路的工作原理和基本分析方法；在敘述中，力求處理好先進(jìn)性和適用性的關(guān)系以及教材內(nèi)容變化和基礎(chǔ)內(nèi)容相對穩(wěn)定的關(guān)系，適當(dāng)?shù)靥Ц咂瘘c(diǎn)，注重應(yīng)用技術(shù)的介紹。
　　全書共分10章，內(nèi)容涉及數(shù)字電路基礎(chǔ)、門電路、組合邏輯電路、觸發(fā)器、時序邏輯電路、半導(dǎo)體存儲器、可編程邏輯器件、EDA技術(shù)、脈沖波形的產(chǎn)生與變換、D/A和A/D等。
　　《數(shù)字電路邏輯設(shè)計(jì)(第2版)》內(nèi)容新穎，通俗易懂，由淺入深，分析與設(shè)計(jì)方法靈活多樣，還配有大量的例題和習(xí)題，使讀者比較容易接受、掌握和應(yīng)用。
　　《數(shù)字電路邏輯設(shè)計(jì)(第2版)》可作為普通高校電類專業(yè)和機(jī)電一體化等非電類專業(yè)的技術(shù)基礎(chǔ)課教材，也可作為各類高等職業(yè)教育有關(guān)專業(yè)及成人教育等相關(guān)課程的教材或教學(xué)參考書，或作為相關(guān)專業(yè)工程技術(shù)人員的學(xué)習(xí)及參考用書。

書籍目錄

第1章　數(shù)字電路基礎(chǔ)
　1.1　數(shù)字電路概述
　　1.1.1　模擬信號和數(shù)字信號
　　1.1.2　數(shù)字電路
　1.2　數(shù)制與碼制
　　1.2.1　常用記數(shù)制
　　1.2.2　數(shù)制轉(zhuǎn)換
　　1.2.3　代碼和常用碼制
　1.3　邏輯代數(shù)的運(yùn)算
　　1.3.1　邏輯變量與邏輯函數(shù)
　　1.3.2　3種基本邏輯運(yùn)算
　　1.3.3　復(fù)合邏輯運(yùn)算
　1.4　邏輯代數(shù)的基本定律和基本運(yùn)算規(guī)則
　　1.4.1　邏輯代數(shù)的基本定律
　　1.4.2　邏輯代數(shù)的基本運(yùn)算規(guī)則
　1.5　邏輯函數(shù)的表示方法及標(biāo)準(zhǔn)形式
　　1.5.1　邏輯函數(shù)的表示方法
　　1.5.2　邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式
　1.6　邏輯函數(shù)的化簡
　　1.6.1　邏輯函數(shù)的公式化簡法
　　1.6.2　邏輯函數(shù)的卡諾圖化簡法
　　1.6.3　具有無關(guān)項(xiàng)的邏輯函數(shù)及其化簡
　　習(xí)題
第2章　門電路
　2.1　基本門電路
　　2.1.1　半導(dǎo)體二極管和三極管的開關(guān)特性
　　2.1.2　半導(dǎo)體二極管門電路
　　2.1.3　半導(dǎo)體三極管非門電路
　　2.1.4　DTL門電路
　2.2　TTL集成門電路
　　2.2.1　TTL與非門
　　2.2.2　TTL與非門的外部特性及其參數(shù)
　　2.2.3　其他類型的TTL門電路
　　2.2.4　TTL數(shù)字集成電路系列簡介
　2.3　其他類型的雙極型集成電路
　　2.3.1　ECL電路
　　2.3.2　I?2L電路
　2.4　MOS集成門電路
　　2.4.1　MOS管的開關(guān)特性
　　2.4.2　MOS反相器　
　　2.4.3　其他類型的MOS門電路
　　2.4.4　CMOS邏輯門電路的主要參數(shù)
　　2.4.5　CMOS數(shù)字集成電路系列簡介
　2.5　集成門電路的使用
　　2.5.1　TTL門電路的使用
　　2.5.2　CMOS門電路的使用
　　2.5.3　門電路的接口技術(shù)
　　習(xí)題
第3章　組合邏輯電路
　3.1　小規(guī)模集成電路構(gòu)成的組合電路
　　3.1.1　組合電路的分析
　　3.1.2　組合電路的設(shè)計(jì)
　3.2　中規(guī)模集成電路及其應(yīng)用
　　3.2.1　編碼器
　　3.2.2　譯碼器
　　3.2.3　數(shù)據(jù)分配器和數(shù)據(jù)選擇器
　　3.2.4　數(shù)值比較器
　　3.2.5　加法與減法運(yùn)算
　3.3　組合邏輯電路中的競爭-冒險
　　3.3.1　競爭-冒險及產(chǎn)生原因
　　3.3.2　競爭-冒險的判斷方法
　　3.3.3　消除競爭-冒險的方法
　　習(xí)題3
第4章　觸發(fā)器
　4.1　基本RS觸發(fā)器
　　4.1.1　電路結(jié)構(gòu)
　　4.1.2　基本工作原理
　　4.1.3　邏輯功能及其描述
　4.2　同步RS觸發(fā)器
　　4.2.1　同步RS觸發(fā)器的電路結(jié)構(gòu)
　　4.2.2　工作原理
　　4.2.3　邏輯功能及其描述
　　4.2.4　同步觸發(fā)器的空翻現(xiàn)象
　4.3　主從觸發(fā)器
　　4.3.1　主從RS觸發(fā)器
　　4.3.2　主從JK觸發(fā)器
　4.4　邊沿觸發(fā)器
　　4.4.1　維持-阻塞邊沿D觸發(fā)器
　　4.4.2　CMOS主從結(jié)構(gòu)的邊沿觸發(fā)器
　4.5　觸發(fā)器功能的轉(zhuǎn)換
　4.6　集成觸發(fā)器
　　4.6.1　集成觸發(fā)器舉例
　　4.6.2　集成觸發(fā)器的脈沖工作特性和主要指標(biāo)
　　4.6.3　觸發(fā)器的應(yīng)用舉例
　　習(xí)題4
第5章　時序邏輯電路
　5.1　時序邏輯電路概述
　　5.1.1　時序邏輯電路的結(jié)構(gòu)及特點(diǎn)
　　5.1.2　時序邏輯電路的分類
　5.2　時序邏輯電路的分析
　　5.2.1　時序邏輯電路一般分析步驟
　　5.2.2　同步時序邏輯電路分析舉例
　　5.2.3　異步時序邏輯電路分析舉例
　5.3　同步時序邏輯電路的設(shè)計(jì)
　　5.3.1　同步時序邏輯電路的設(shè)計(jì)方法
　　5.3.2　一般時序邏輯電路的設(shè)計(jì)舉例
　5.4　計(jì)數(shù)器
　　5.4.1　二進(jìn)制計(jì)數(shù)器
　　5.4.2　非二進(jìn)制計(jì)數(shù)器
　　5.4.3　集成計(jì)數(shù)器的應(yīng)用
　5.5　數(shù)碼寄存器與移位寄存器
　　5.5.1　數(shù)碼寄存器
　　5.5.2　移位寄存器
　　5.5.3　集成移位寄存器74194
　　5.5.4　移位寄存器構(gòu)成的移位型計(jì)數(shù)器
　　習(xí)題5
第6章　半導(dǎo)體存儲器
　6.1　概述
　　6.1.1　半導(dǎo)體存儲器的結(jié)構(gòu)
　　6.1.2　半導(dǎo)體存儲器的種類
　　6.1.3　半導(dǎo)體存儲器的技術(shù)指標(biāo)
　6.2　隨機(jī)存取存儲器
　　6.2.1　靜態(tài)存儲單元
　　6.2.2　動態(tài)存儲單元
　　6.2.3　RAM的操作與定時
　　6.2.4　存儲器容量擴(kuò)展
　6.3　只讀存儲器
　　6.3.1　掩膜ROM
　　6.3.2　可編程PROM
　　6.3.3　EPROM
　　6.3.4　E?2PROM
　　6.3.5　Flash　Memory
　　6.3.6　串行E?2PROM
　　6.3.7　存儲器的應(yīng)用
　6.4　常用存儲器集成芯片簡介
　　6.4.1　6116型RAM器簡介
　　6.4.2　2764型EPROM簡介
　　習(xí)題6
第7章　可編程邏輯器件
　7.1　可編程邏輯器件概述
　　7.1.1　PLD發(fā)展歷程
　　7.1.2　目前流行可編程器件的特點(diǎn)
　　7.1.3　可編程邏輯器件的基本結(jié)構(gòu)和分類
　　7.1.4　PLD的表示方法
　7.2　中小規(guī)模PLD介紹
　　7.2.1　可編程只讀存儲器PROM
　　7.2.2　可編程邏輯陣列PLA
　　7.2.3　可編程陣列邏輯PAL
　　7.2.4　通用陣列邏輯GAL
　7.3　復(fù)雜可編程邏輯器件結(jié)構(gòu)與工作原理
　　7.3.1　CPLD基本結(jié)構(gòu)
　　7.3.2　Altera公司MAX7000系列CPLD簡介
　7.4　FPGA結(jié)構(gòu)與工作原理
　　7.4.1　FPGA的基本結(jié)構(gòu)
　　7.4.2　Xilinx公司XC4000系列FPGA簡介
　7.5　FPGA/CPLD開發(fā)應(yīng)用選擇
　　習(xí)題7
第8章　EDA技術(shù)
　8.1　EDA概述
　　8.1.1　EDA技術(shù)含義
　　8.1.2　EDA技術(shù)的基本特征和基本工具
　　8.1.3　EDA的工程設(shè)計(jì)流程
　8.2　MAX+PlusII概述
　　8.2.1　MAX+PlusII簡介
　　8.2.2　軟件組成
　　8.2.3　設(shè)計(jì)流程
　8.3　原理圖輸入設(shè)計(jì)方法
　　8.3.1　原理圖編輯流程
　　8.3.2　設(shè)計(jì)項(xiàng)目的處理
　　8.3.3　設(shè)計(jì)項(xiàng)目的校驗(yàn)
　　8.3.4　器件編程
　　8.3.5　引腳鎖定
　　8.3.6　編程下載
　　8.3.7　設(shè)計(jì)頂層文件
　8.4　VHDL語言的基本結(jié)構(gòu)
　　8.4.1　2選1多路選擇器的VHDL描述
　　8.4.2　VHDL程序的基本結(jié)構(gòu)
　　8.4.3　實(shí)體
　　8.4.4　結(jié)構(gòu)體
　8.5　VHDL語言要素
　　8.5.1　VHDL文字規(guī)則
　　8.5.2　VHDL數(shù)據(jù)對象
　　8.5.3　VHDL數(shù)據(jù)類型
　　8.5.4　VHDL操作符
　8.6　VHDL順序語句
　　8.6.1　賦值語句
　　8.6.2　轉(zhuǎn)向控制語句
　　8.6.3　WAIT語句
　　8.6.4　子程序調(diào)用語句
　　8.6.5　返回語句
　　8.6.6　NULL語句
　8.7　VHDL并行語句
　　8.7.1　進(jìn)程語句
　　8.7.2　并行信號賦值語句
　　8.7.3　塊語句結(jié)構(gòu)
　　8.7.4　并行過程調(diào)用語句
　　8.7.5　元件例化語句
　　8.7.6　生成語句
　8.8　VHDL描述風(fēng)格
　　8.8.1　行為描述
　　8.8.2　數(shù)據(jù)流描述
　　8.8.3　結(jié)構(gòu)描述
　8.9　VHDL設(shè)計(jì)舉例
　　8.9.1　組合邏輯電路設(shè)計(jì)
　　8.9.2　時序邏輯電路設(shè)計(jì)
　　8.9.3　狀態(tài)機(jī)設(shè)計(jì)
　　8.9.4　系統(tǒng)設(shè)計(jì)
　　習(xí)題8
第9章　脈沖波形的產(chǎn)生與變換
　9.1　集成555定時器
　　9.1.1　電路組成及工作原理
　　9.1.2　555定時器的功能
　9.2　施密特觸發(fā)器
　　9.2.1　由門電路組成的施密特觸發(fā)器
　　9.2.2　集成施密特觸發(fā)器
　　9.2.3　由555定時器組成的施密特觸發(fā)器
　　9.2.4　施密特觸發(fā)器的應(yīng)用
　9.3　單穩(wěn)態(tài)觸發(fā)器
　　9.3.1　集成單穩(wěn)態(tài)觸發(fā)器
　　9.3.2　由555定時器組成的單穩(wěn)態(tài)觸發(fā)器
　　9.3.3　單穩(wěn)態(tài)觸發(fā)器的用途
　9.4　多諧振蕩器
　　9.4.1　由門電路構(gòu)成多諧振蕩器
　　9.4.2　石英晶體振蕩器
　　9.4.3　用施密特觸發(fā)器構(gòu)成多諧振蕩器
　　9.4.4　由555定時器構(gòu)成多諧振蕩器
　　習(xí)題9
第10章　D/A和A/D
　10.1　D/A轉(zhuǎn)換器
　　10.1.1　權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器
　　10.1.2　倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器
　　10.1.3　權(quán)電流型D/A轉(zhuǎn)換器
　　10.1.4　D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)
　　10.1.5　D/A轉(zhuǎn)換器集成芯片及選擇要點(diǎn)
　　10.1.6　集成DAC器件
　10.2　A/D轉(zhuǎn)換器
　　10.2.1　A/D轉(zhuǎn)換器的工作原理
　　10.2.2　并行比較型A/D轉(zhuǎn)換器
　　10.2.3　逐次比較型A/D轉(zhuǎn)換器
　　10.2.4　雙積分型A/D轉(zhuǎn)換器
　　10.2.5　A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)
　　10.2.6　A/D轉(zhuǎn)換器集成芯片及選擇要點(diǎn)
　　10.2.7　集成ADC器件
　　習(xí)題10
附錄A　ASCII碼編碼表
參考文獻(xiàn)

編輯推薦

　　特色：應(yīng)用性與實(shí)踐性?！稊?shù)字電路邏輯設(shè)計(jì)（第2版）》以培養(yǎng)應(yīng)用能力為目的，強(qiáng)化基礎(chǔ)，精選內(nèi)容，并結(jié)合作者多年的教學(xué)與科研經(jīng)歷介紹了大量的實(shí)例。《數(shù)字電路邏輯設(shè)計(jì)（第2版）》在注重使讀者在數(shù)字電路的基本理論、基本方法、基本技能得到提高的同時，也注重對讀者動手能力、設(shè)計(jì)能力、創(chuàng)新能力的培養(yǎng)。先進(jìn)性。《數(shù)字電路邏輯設(shè)計(jì)（第2版）》適應(yīng)電子信息與通信工程、電子科學(xué)與技術(shù)等學(xué)科迅猛發(fā)展的形勢，正確處理教材更新的切入點(diǎn)，結(jié)合應(yīng)用型人才培養(yǎng)目標(biāo)和教學(xué)特點(diǎn)，在內(nèi)容安排上，既對數(shù)字電路的基本理論和經(jīng)典內(nèi)容做了適當(dāng)介紹，又適時適量地對數(shù)字電子技術(shù)的新成果和電路設(shè)計(jì)的新方法進(jìn)行了介紹。系統(tǒng)性?！稊?shù)字電路邏輯設(shè)計(jì)（第2版）》既覆蓋了教育部頒布的課程教學(xué)基本要求，也符合當(dāng)前我國高等學(xué)校工科教學(xué)內(nèi)容與課程體系改革的實(shí)際。除了介紹數(shù)字電子的基本內(nèi)容外，還詳細(xì)介紹了存儲器、脈沖波形的產(chǎn)生和變換及A／D和D／A的基本原理和實(shí)現(xiàn)方法等。對大規(guī)?？删幊唐骷虴DA設(shè)計(jì)方法作了重點(diǎn)介紹。保持了數(shù)字電路內(nèi)容的完整性和理論的系統(tǒng)性，可以適合電子信息和電氣信息類多個專業(yè)的學(xué)生使用。

圖書封面

評論、評分、閱讀與下載

---

    數(shù)字電路邏輯設(shè)計(jì) PDF格式下載

---