EDA技術(shù)與Verilog HDL

前言

　　隨著EDA技術(shù)的發(fā)展，其在電子信息、通信、自動控制及計算機應(yīng)用等領(lǐng)域的重要性日益突出。與此同時，隨著技術(shù)市場與人才市場對EDA技術(shù)需求的不斷提高，產(chǎn)品的市場效率和技術(shù)要求也必然會反映到教學和科研領(lǐng)域中來。以最近10屆的全國大學生電子設(shè)計競賽為例，涉及EDA技術(shù)的賽題從未缺少過。對諸如斯坦福大學、麻省理工學院等美國一些著名院校的電子與計算機實驗室建設(shè)情況的調(diào)研表明，其EDA技術(shù)的教學與實踐得到了高度的關(guān)注與重視，內(nèi)容安排緊湊、科學。在其本科和研究生教學中有兩個明顯的特點：其一，各專業(yè)中EDA教學實驗課程的普及率和滲透率極高；其二，幾乎所有實驗項目都部分或全部融入了EDA技術(shù)，其中包括數(shù)字電路、計算機組成與設(shè)計、計算機接口技術(shù)、數(shù)字通信技術(shù)、嵌入式系統(tǒng)、DSP等實驗內(nèi)容，并且更多地注重創(chuàng)新性實驗。這顯然是科技發(fā)展和市場需求雙重影響下自然的結(jié)果?！　榱诉m應(yīng)EDA技術(shù)在就業(yè)中的需求和高校教學的要求，突出EDA技術(shù)的實用性，以及面向工程實際的特點和自主創(chuàng)新能力的培養(yǎng)，作者力圖將EDA技術(shù)最新的發(fā)展成果、現(xiàn)代電子設(shè)計最前沿的理論和技術(shù)、國際業(yè)界普遍接受和認可的EDA公司新近推出的EDA軟/硬件開發(fā)平臺的使用方法通過本書合理地綜合和萃取，奉獻給各位讀者。本書所有的理論闡述和實踐精解，包括示例和實驗所基于的EDA軟/硬件平臺分別是Quartus II 9.x、Synplify、ModelSim、SOPC Builder等和Cyclone III系列FPGA；硬件描述語言是Verilog HDL。其中的SystemVerilog和VHDL僅是為了比較而介紹?！　≡跇I(yè)界，目前似乎有3個關(guān)鍵詞與大學生的就業(yè)和發(fā)展關(guān)系密切，即數(shù)字技術(shù)、創(chuàng)新精神和實踐能力。為了闡明本書的宗旨，在此不妨討論一番?！　〗陙恚覈髮W生特別是本科生就業(yè)形勢一直難有起色，其中自有諸多因素，但有一點值得關(guān)注，即高職?？祁惡脱芯可厴I(yè)生的就業(yè)情況都好于本科。其中原因十分明顯也值得深究：社會就業(yè)市場更青睞有實踐能力的人才。高職專科雖只有3年，但專業(yè)設(shè)置定位明確，完全根據(jù)就業(yè)市場設(shè)計教學與實踐，大比例課時數(shù)放在既定專業(yè)的實踐訓練和技能培訓上，許多學校在第一年就完成了諸如高數(shù)、數(shù)字電路、EDA技術(shù)類基礎(chǔ)和專業(yè)基礎(chǔ)類課程，此后兩年時間幾乎都用于工程實踐訓練。至于研究生，除了學歷高外，在實踐訓練的環(huán)境條件、時間、內(nèi)容、強度、層次以及與工程實際的結(jié)合度上都明顯優(yōu)于本科生。相比之下，本科生的就業(yè)劣勢便顯得十分明顯了，因為他們大部分時間都在應(yīng)付不斷增加的各類課程的課堂學習上，實踐安排少之又少。要論動手能力和實踐經(jīng)驗，本科生自然屈居第三，就業(yè)形勢必然嚴峻，所以就業(yè)的大軍仍然是本科生！如何來破解這一難題呢？所謂“以管窺豹，只見一斑”，這里僅以本科數(shù)字電路課程教學為例，來窺視分析本科就業(yè)問題之一斑。　　在本科電子、計算機、通信等專業(yè)的課程中，實質(zhì)上的專業(yè)基礎(chǔ)課大都是實踐性強且須通過大量實踐活動的反饋才能真正學好的課程，其中數(shù)字電路及其后續(xù)的EDA技術(shù)課程的教學和實踐安排具有一定的典型性和代表性。統(tǒng)計表明，目前多數(shù)高校的數(shù)字電路課程授課課時數(shù)是64，實驗課時數(shù)是16，實踐課與理論課的比例是1：3；課程安排多為二年級下或三年級上。不難看出這里就存在兩個問題：　　·重理論講授輕實踐訓練（許多其他同類課都存在相同問題）。這個1：3的比例最終導(dǎo)致多數(shù)學生只會并只注重書面應(yīng)試?！　　ふn程安排的時間太晚。在現(xiàn)代數(shù)字技術(shù)高速發(fā)展的今天，本科電子、計算機、通信等專業(yè)的大量重要課程都是以數(shù)字電路為基礎(chǔ)課。也就是說，諸如EDA技術(shù)、硬件描述語言、單片機技術(shù)、DSP技術(shù)、嵌入式系統(tǒng)應(yīng)用技術(shù)、計算機組成與設(shè)計技術(shù)、計算機接口技術(shù)、數(shù)字通信技術(shù)等公共專業(yè)基礎(chǔ)課，以及與具體專業(yè)直接相關(guān)的課程，如工業(yè)自動化、網(wǎng)絡(luò)安全、軟件無線電、藍牙技術(shù)、儀器儀表、生物信息工程、數(shù)字電子對抗、神經(jīng)網(wǎng)絡(luò)系統(tǒng)、數(shù)字電磁兼容技術(shù)等，統(tǒng)統(tǒng)都必須放在數(shù)字電路課之后。然而目前的現(xiàn)狀令人無法樂觀，待數(shù)字電路課學完（還談不上已學好），已經(jīng)是三年級了，而四年級后半段基本屬于四面出擊求職求人的一年，多數(shù)學生已無心向?qū)W已是不爭的事實?！　∶绹固垢４髮WNigel P.Cook教授在其Practical Digital Electronics一書中指出：第二次世界大戰(zhàn)以來，電子學對世界的發(fā)展所做的貢獻超過了其他所有學科，電子工業(yè)已超越汽車和石油工業(yè)成為世界上最大的工業(yè)，而且這個巨型工業(yè)的一個重要的發(fā)展趨勢便是從模擬技術(shù)向數(shù)字技術(shù)的轉(zhuǎn)化，數(shù)字技術(shù)將曾經(jīng)毫不相干的領(lǐng)域融為一體，導(dǎo)致90%以上電子產(chǎn)品采用了數(shù)字技術(shù)，數(shù)字電子技術(shù)還將繼續(xù)整合整個工業(yè)體系，促進人類在各個不同領(lǐng)域的進步。這個90%說明什么？這不就是告訴我們，即在業(yè)界，與數(shù)字技術(shù)相關(guān)的就業(yè)領(lǐng)域的口徑占整個就業(yè)領(lǐng)域的90%之寬！然而我們想問，以上的那些與數(shù)字技術(shù)相關(guān)的、極其重要且與未來的深造、發(fā)展、創(chuàng)業(yè)、就業(yè)甚至再就業(yè)（考慮下崗）關(guān)系重大的課程能在一年甚至不到的時間內(nèi)學完嗎？如果可能，那也只能停留在課堂上聽聽課而已，至于實踐機會恐已成了奢望，更不用提什么融會貫通、培養(yǎng)自主創(chuàng)新能力了。其結(jié)果一定是常從畢業(yè)學生口中聽到的那句讓人愕然又無奈的話：老師，我感到什么都學了，但卻什么都不會。因為他們在求職的道路上，除了一張似是而非的成績單，對招聘者的盤問基本沒有底氣去接招。　　何謂學術(shù)？就是學有所長，術(shù)有專攻。僅僅是聽聽講課，動動筆頭，敲敲鍵盤，無論是理論還是實踐都是蜻蜓點水、淺嘗輒止，致使學不深、業(yè)不精，就業(yè)自然困難。　　顯然，這一現(xiàn)象從根本上的改變必須抓住核心課程，解決3個問題，即什么時候?qū)W、學什么以及如何學。核心課程是數(shù)字電路課及其后續(xù)課——EDA、DSP等?！　τ诘?個問題，較好的解決方案便是數(shù)字電路課程的教學改革。作為我校EDA技術(shù)國家級精品課程的延伸內(nèi)容之一，我們充分認識到將此課程提前上的重要性，通過數(shù)年的試點教學實踐和經(jīng)驗總結(jié)，現(xiàn)已成功地將部分本科學生的數(shù)字電路課授課時間從原來的第四學期逐步提前到了第一學期，其他相關(guān)課程，如EDA、單片機、計算機接口等也相應(yīng)提前，使學生到二年級時就有了培養(yǎng)自主開發(fā)能力的條件了。　　第2個問題涉及教學內(nèi)容。數(shù)字電路課程的大幅提前必定要以改革教學內(nèi)容為前提，否則一味提前，教學效果也將歸于失敗。首先是推出適應(yīng)新需求的教材，對于目前長期作為數(shù)字技術(shù)教學重點的且已過時的、基于純手工數(shù)字技術(shù)的內(nèi)容僅作現(xiàn)代數(shù)字技術(shù)教學的階梯和過渡內(nèi)容，強化基于現(xiàn)代數(shù)字技術(shù)的教學和實踐訓練，并適當引入低層次的EDA技術(shù)，如基于原理圖的輸入設(shè)計方法，不涉及HDL，使教學和實踐訓練的內(nèi)容更有效地面向后續(xù)課程。而傳統(tǒng)數(shù)字電路的內(nèi)容是純手工技術(shù)，根本無法適應(yīng)如今高速變化的各實際工程專業(yè)相關(guān)課程的需求?！　〉?個問題最重要，如何學包括如何教，這既是個方法問題，更是個認識問題。以我校的數(shù)字電子技術(shù)和EDA技術(shù)的授課情況為例，對于前者不僅僅是提前課程設(shè)置，更重要的是瞄準人才市場的需求和電子科技發(fā)展的現(xiàn)狀，強化實踐訓練，強調(diào)工程實際與基礎(chǔ)理論相結(jié)合，重點鼓勵學生的自主設(shè)計意識和首創(chuàng)精神。我們將授課學時數(shù)縮減到40，而實驗學時數(shù)相應(yīng)增加為80，其中包括與之相關(guān)的課內(nèi)實驗（16）、獨立實驗（32）和課程設(shè)計實驗（32）。具體內(nèi)容包括驗證性實驗、基礎(chǔ)實驗、自主設(shè)計性實驗和綜合創(chuàng)新性實驗，最后一類實驗要求學生必須給出可硬件驗收的設(shè)計項目和論文，然后參加答辯。　　作為后續(xù)課程的EDA技術(shù)課總學時數(shù)是48，實驗與授課學時數(shù)之比是1：1。同時為了有效倍增學生的實踐和自主設(shè)計的時間，每一個上EDA課的學生都可借出一套EDA實驗開發(fā)板，使他們能利用自己的計算機在課余時間完成自主設(shè)計項目，強化學習效果。實踐表明，這種安排使得實驗與授課的等效學時數(shù)之比達到3：1，成效自然明顯?；谕瑯又匾晫嵺`能力和創(chuàng)新意識培養(yǎng)的理念，單片機教學實驗和授課學時數(shù)之比已近x：0，即不單獨安排授課學時數(shù)，第一課就在實驗室中進行，邊講授、邊學習、邊實踐。　　基于以上的討論和認識，我們對本書各章節(jié)做了相應(yīng)的安排。其特點有三：　　1. 注重實踐、實用和創(chuàng)新能力的培養(yǎng)　　除在各章中安排了許多習題外，絕大部分章節(jié)都安排了針對性較強的實驗與設(shè)計項目，使學生對每一章的課堂教學內(nèi)容和教學效果能及時通過實驗得以消化和強化，并盡可能地從學習一開始就有機會將理論知識與實踐和自主設(shè)計緊密聯(lián)系起來?！　∪珪步o出了60多個實驗與設(shè)計項目，這些項目涉及的技術(shù)領(lǐng)域?qū)?、知識涉獵廣、針對性強，而且自主創(chuàng)新意識的啟示性好。與本書的示例一樣，所有的實驗項目都通過了EDA工具的仿真測試并通過FPGA平臺的硬件驗證。每一個實驗項目除給出詳細的實驗?zāi)康摹嶒炘砗蛯嶒瀳蟾嬉笸?，都?～5個子項目或子任務(wù)。它們通常分為：第一層次的實驗任務(wù)是與該章某重點闡述內(nèi)容相關(guān)的驗證性實驗，并通常提供詳細的并被驗證的設(shè)計程序和實驗方法，學生只需將提供的設(shè)計程序輸入計算機，并按要求進行編譯仿真，在實驗系統(tǒng)上實現(xiàn)即可，目的是使學生有一個初步的感性認識，提高實驗的效率；第二層次的實驗任務(wù)是要求在上一實驗的基礎(chǔ)上進行一些改進和發(fā)揮；第三層次的實驗通常是提出自主設(shè)計的要求和任務(wù)；第四、五層次的實驗則在僅給出一些提示的情況下提出自主創(chuàng)新性設(shè)計的要求。教師可以根據(jù)學時數(shù)、教學實驗的要求以及不同的學生對象，布置不同層次、含不同任務(wù)的實驗項目。　　2. 注重速成和學習效率　　一般認為EDA技術(shù)的難點和學習費時的根源在于硬件描述語言，對此本書做了有針對性的安排。我們根據(jù)相關(guān)專業(yè)的特點，放棄了流行的計算機語言的教學模式，打破了目前HDL教材通行的編排形式，而以電子線路設(shè)計為基點，從實例的介紹中引出Verilog語法內(nèi)容。同時為了盡快進入EDA技術(shù)的實踐階段，熟悉EDA開發(fā)工具及其相關(guān)軟硬件的使用方法；盡早進入數(shù)字系統(tǒng)工程設(shè)計經(jīng)驗的積累和能力提高階段，并能通過這些面向?qū)嶋H的實踐和實驗活動，快速深化對硬件描述語言的理解和把握對應(yīng)的設(shè)計技巧，本書通過數(shù)則簡單而典型的Verilog設(shè)計示例（電路情景）和電路模型，從具體電路和實用背景下引出相關(guān)的可綜合的Verilog語言現(xiàn)象和語法規(guī)則，并加以深入淺出的說明，使讀者僅通過1～2章的學習便能迅速了解并掌握Verilog HDL與邏輯電路間的基本關(guān)系和描述方法，從而極大地降低Verilog的學習難度，大幅提高學習效率，快速實現(xiàn)學以致用的目的。過去多年的實踐證明這是一種高效學習硬件描述語言和EDA技術(shù)的好方法。這種學習流程也是目前國外比較流行的基于情景和工作過程的教學和學習模式，是一種自頂向下的、高效的學習模型。

內(nèi)容概要

本書根據(jù)課堂教學和實驗操作的要求，以提高實際工程設(shè)計能力為目的，深入淺出地對EDA技術(shù)、Verilog HDL硬件描述語言、FPGA開發(fā)應(yīng)用及相關(guān)知識做了系統(tǒng)和完整的介紹，使讀者通過本書的學習并完成推薦的實驗，能初步了解和掌握EDA的基本內(nèi)容及實用技術(shù)?！　∪珪?部分：第一部分介紹EDA的基本知識、常用EDA工具的使用方法和目標器件的結(jié)構(gòu)原理；第二部分以向?qū)У男问胶蛯嵗秊橹鞯姆椒ń榻B多種不同的設(shè)計輸入方法；第三部分介紹Verilog的設(shè)計優(yōu)化；第四部分詳述基于EDA技術(shù)的典型設(shè)計項目。各章都安排了習題和針對性較強的實驗與設(shè)計。書中列舉的大部分Verilog設(shè)計實例和實驗示例實現(xiàn)的EDA工具平臺是Quartus II 9.x，硬件平臺是Cyclone III系列FPGA，并在EDA實驗系統(tǒng)上通過了硬件測試?！　”緯鴮τ贓DA技術(shù)和硬件描述語言的介紹具有系統(tǒng)性、完整性和相對獨立性，故其定位既是EDA課程的課本，也是面向?qū)?yīng)專業(yè)就業(yè)和深造而必需的EDA技術(shù)速成教程?！　”緯勺鳛楦叩仍盒ｋ娮庸こ?、通信、工業(yè)自動化、計算機應(yīng)用技術(shù)、電子對抗、儀器儀表、數(shù)字信號或圖像處理等專業(yè)的本科生或研究生的電子設(shè)計、EDA技術(shù)課程和Verilog硬件描述語言的教材及實驗指導(dǎo)書，同時也可作為相關(guān)專業(yè)技術(shù)人員的自學參考書。　　本書提供相關(guān)的重要資料，包括授課課件、實驗指導(dǎo)課件、實驗示例源文件和設(shè)計，讀者可以通過清華大學出版社網(wǎng)站（www.tup.com.cn）下載或作者的網(wǎng)站（www.kx-soc.com）索取。

書籍目錄

第1章 概述  　1.1 EDA技術(shù)及其發(fā)展　1.2 EDA技術(shù)實現(xiàn)的目標  　1.3 硬件描述語言Verilog HDL  　1.4 其他常用硬件描述語言  　1.5 HDL綜合  　1.6 基于HDL的自頂向下設(shè)計方法  　1.7 EDA技術(shù)的優(yōu)勢  　1.8 EDA的發(fā)展趨勢  　習題  第2章 EDA設(shè)計流程及其工具  　2.1 FPGA/CPLD開發(fā)流程  　　2.1.1 設(shè)計輸入（原理圖/HDL文本編輯）  　　2.1.2 綜合  　　2.1.3 適配  　　2.1.4 時序仿真與功能仿真  　　2.1.5 編程下載  　　2.1.6 硬件測試  　2.2 ASIC及其設(shè)計流程  　　2.2.1 ASIC設(shè)計方法簡介  　　2.2.2 一般ASIC設(shè)計的流程  　2.3 常用EDA工具  　　2.3.1 設(shè)計輸入編輯器  　　2.3.2 HDL綜合器  　　2.3.3 仿真器  　　2.3.4 適配器  　　2.3.5 下載器  　2.4 Quartus II簡介  　2.5 IP核簡介  　習題  第3章 FPGA/CPLD結(jié)構(gòu)與應(yīng)用  　3.1 概述  　　3.1.1 可編程邏輯器件的發(fā)展歷程  　　3.1.2 可編程邏輯器件的分類  　3.2 簡單PLD原理  　　3.2.1 電路符號表示  　　3.2.2 PROM  　　3.2.3 PLA  　　3.2.4 PAL  　　3.2.5 GAL  　3.3 CPLD的結(jié)構(gòu)與工作原理  　3.4 FPGA結(jié)構(gòu)與工作原理  　　3.4.1 查找表邏輯結(jié)構(gòu)  　　3.4.2 Cyclone III系列器件的結(jié)構(gòu)與原理  　3.5 硬件測試技術(shù)  　　3.5.1 內(nèi)部邏輯測試  　　3.5.2 JTAG邊界掃描測試  　　3.5.3 嵌入式邏輯分析儀  　3.6 FPGA/CPLD產(chǎn)品概述  　　3.6.1 Lattice公司的CPLD器件系列  　　3.6.2 Xilinx公司的FPGA和CPLD器件系列  　　3.6.3 Altera公司的FPGA和CPLD器件系列  　　3.6.4 Actel公司的FPGA器件  　　3.6.5 Altera公司的FPGA配置方式與配置器件  　3.7 編程與配置  　　3.7.1 使用JTAG的CPLD在系統(tǒng)編程  　　3.7.2 使用JTAG在線配置FPGA  　　3.7.3 FPGA專用配置器件  　　3.7.4 使用單片機配置FPGA  　　3.7.5 使用CPLD配置FPGA  　習題  第4章 Verilog HDL設(shè)計初步  　4.1 組合電路的Verilog HDL描述  　　4.1.1 選1多路選擇器及其Verilog HDL描述1  　　4.1.2 選1多路選擇器及其Verilog HDL描述2  　　4.1.3 選1多路選擇器及其Verilog HDL描述3  　　4.1.4 選1多路選擇器及其Verilog HDL描述4  　　4.1.5 簡單加法器及其Verilog HDL描述  　4.2 時序電路的Verilog HDL描述  　　4.2.1 邊沿觸發(fā)型D觸發(fā)器及其Verilog描述  　　4.2.2 電平觸發(fā)型鎖存器及其Verilog描述  　　4.2.3 含異步清0和時鐘使能結(jié)構(gòu)的D觸發(fā)器及其Verilog描述  　　4.2.4 含同步清0結(jié)構(gòu)的D觸發(fā)器及其Verilog描述  　　4.2.5 含異步清0的鎖存器及其Verilog描述  　　4.2.6 Verilog的時鐘過程描述注意要點  　　4.2.7 異步時序電路  　4.3 計數(shù)器的Verilog HDL設(shè)計  　　4.3.1 位二進制加法計數(shù)器及其Verilog描述  　　4.3.2 功能更全面的計數(shù)器設(shè)計  　習題  第5章 Quartus II應(yīng)用初步  第6章 Verilog HDL設(shè)計進階  第7章 宏功能模塊與IP應(yīng)用  第8章 Verilog有限狀態(tài)機設(shè)計  第9章 Verilog HDL基本要素與語句  第10章 系統(tǒng)優(yōu)化、時序分析和Synplify應(yīng)用  第11章 Verilog仿真驗證  第12章 SOPC技術(shù)  附錄A EDA開發(fā)系統(tǒng)相關(guān)軟硬件簡介  參考文獻

章節(jié)摘錄

　　在計算機技術(shù)的推動下，電子技術(shù)在20世紀末獲得了飛速的發(fā)展，現(xiàn)代電子產(chǎn)品幾乎滲透于社會的各個領(lǐng)域，有力地推動了社會生產(chǎn)力的發(fā)展和社會信息化程度的提高，同時又促使現(xiàn)代電子產(chǎn)品性能的進一步提高，產(chǎn)品更新?lián)Q代的節(jié)奏也越來越快。　　電子技術(shù)發(fā)展的根基是微電子技術(shù)的進步，它表現(xiàn)在大規(guī)模集成電路加工技術(shù)，即半導(dǎo)體工藝技術(shù)的發(fā)展上。表征半導(dǎo)體工藝水平的線寬已經(jīng)達到45nm以下，并還在不斷地縮??；在硅片單位面積上集成了更多的晶體管；集成電路設(shè)計在不斷地向超大規(guī)模、極低功耗和超高速的方向發(fā)展；同時，這些專用集成電路（Application Specific Integrated Circuit，ASIC）的設(shè)計成本還在不斷降低，而在功能和結(jié)構(gòu)上，現(xiàn)代的集成電路已能實現(xiàn)單片電子系統(tǒng)（System on a Chip，SoC）。　　作為現(xiàn)代電子設(shè)計技術(shù)的核心，EDA（Electronic DesignAutomation）技術(shù)依賴功能強大的計算機，在EDA工具軟件平臺上，對以硬件描述語言（Hardware Description Language，HDL）為系統(tǒng)邏輯描述手段完成的設(shè)計文件，自動地完成邏輯化簡、邏輯分割、邏輯綜合、結(jié)構(gòu)綜合（布局布線）以及邏輯優(yōu)化和仿真測試等功能，直至實現(xiàn)既定性能的電子線路系統(tǒng)。EDA技術(shù)使得設(shè)計者的工作僅限于利用軟件的方式，即利用硬件描述語言和。EDA軟件來完成對系統(tǒng)硬件功能的實現(xiàn)。　　在現(xiàn)代高新電子產(chǎn)品的設(shè)計和生產(chǎn)中，微電子技術(shù)和現(xiàn)代電子設(shè)計技術(shù)是相互促進、相互推動又相互制約的兩個技術(shù)環(huán)節(jié)。前者代表了物理層在廣度和深度上硬件電路實現(xiàn)的發(fā)展，后者則反映了現(xiàn)代先進的電子理論、電子技術(shù)、仿真技術(shù)、設(shè)計工藝和設(shè)計技術(shù)與最新的計算機軟件技術(shù)有機的融合和升華。因此嚴格地說，EDA技術(shù)應(yīng)該是這兩者的結(jié)合，是這兩個技術(shù)領(lǐng)域共同孕育的奇葩?！　≡谟布崿F(xiàn)方面，EDA技術(shù)融合了大規(guī)模集成電路制造技術(shù)、IC版圖設(shè)計技術(shù)、ASIC測試和封裝技術(shù)、FPGA（Field Programmable Gate Array）和CPLD（Complex ProgrammableLogic Device）編程下載技術(shù)、自動測試技術(shù)等；在計算機輔助工程方面，EDA融合了計算機輔助設(shè)計（CAD）、計算機輔助制造（CAM）、計算機輔助測試（CAT）、計算機輔助工程（CAE）技術(shù)以及多種計算機語言的設(shè)計概念；在現(xiàn)代電子學方面，EDA容納了更多的內(nèi)容，如電子線路設(shè)計理論、數(shù)字信號處理技術(shù)、嵌入式系統(tǒng)和計算機設(shè)計技術(shù)、數(shù)字系統(tǒng)建模和優(yōu)化技術(shù)及微波技術(shù)等。因此，EDA技術(shù)為現(xiàn)代電子理論和設(shè)計的表達與實現(xiàn)提供了可能性。在現(xiàn)代技術(shù)的所有領(lǐng)域中，許多得以飛速發(fā)展的科學技術(shù)多屬計算機輔助設(shè)計，而非自動化設(shè)計。顯然，最早進入設(shè)計自動化的技術(shù)領(lǐng)域是電子技術(shù)，這就是為什么電子技術(shù)始終處于所有科學技術(shù)發(fā)展最前列的原因之一。

編輯推薦

　　《EDA技術(shù)與Verilog HDL》特色：注重實踐、實用和創(chuàng)新能力的培養(yǎng)。給出了約60個實驗與設(shè)計項目，這些項目涉及的技術(shù)領(lǐng)域?qū)?，知識涉獵密集，針對性強，而且自主創(chuàng)新意識的啟示性好?！　∽⒅厮俪珊蛯W習效率　　通過簡單而典型的Verl 10g設(shè)計示例(電路情景)和電路模型，從具體電路和實用背景下引出相關(guān)的可綜合的VerolOg語言現(xiàn)象和語句規(guī)則，并加以深入淺出地說明，有助于讀者迅速了解并掌握Verl]Og HDL與邏輯電路間的基本關(guān)系和描述方法?！　∽⒅叵鄬Κ毩⑿院拖到y(tǒng)性、完整性的有機結(jié)合　　《EDA技術(shù)與Verilog HDL》之于印A技術(shù)構(gòu)建了一個不容割裂和裁剪的有機整體，保證了EDA技術(shù)與HDL知識構(gòu)架內(nèi)在的系統(tǒng)性和完整性，同時各章節(jié)的理論講述安排和實驗配置，既具有很好的內(nèi)在聯(lián)系性，也具有相對獨立性，教師可根據(jù)學時設(shè)置情況、專業(yè)特點和具體的教學要求選擇講授?！　∨涮追?wù)：提供相關(guān)的重要資料，包括授課課件、實驗指導(dǎo)課件、實驗示例源文件和設(shè)計，讀者可以通過清華大學出版社網(wǎng)站下載或作者的網(wǎng)站索取。

圖書封面

評論、評分、閱讀與下載

---

    EDA技術(shù)與Verilog HDL PDF格式下載

---