計(jì)算機(jī)組成原理

內(nèi)容概要

本書(shū)系統(tǒng)地介紹了計(jì)算機(jī)的基本組成、基本原理和基本分析方法。全書(shū)共7章，內(nèi)容包括計(jì)算機(jī)系統(tǒng)概述、運(yùn)算方法與運(yùn)算器、存儲(chǔ)器與存儲(chǔ)體系、指令系統(tǒng)、控制器與中央處理器、輸入輸出系統(tǒng)和系統(tǒng)總線，涉及計(jì)算機(jī)從部件到整機(jī)的組織結(jié)構(gòu)和工作原理。
本書(shū)力求深入淺出，理論聯(lián)系實(shí)際，每章均附有習(xí)題，可作為高等院校計(jì)算機(jī)專業(yè)教材，也可作為相關(guān)科技人員的參考書(shū)。

書(shū)籍目錄

第1章  計(jì)算機(jī)系統(tǒng)概述
  1.1  計(jì)算機(jī)的發(fā)展歷程
  1.2  計(jì)算機(jī)硬件的基本組成
    1.2.1  主存儲(chǔ)器
    1.2.2  運(yùn)算器
    1.2.3  控制器
    1.2.4  輸入輸出設(shè)備
    1.2.5  計(jì)算機(jī)的總線結(jié)構(gòu)
  1.3  程序設(shè)計(jì)語(yǔ)言和計(jì)算機(jī)的層次結(jié)構(gòu)
  1.4  計(jì)算機(jī)的主要性能指標(biāo)
    1.4.1  機(jī)器字長(zhǎng)
    1.4.2  運(yùn)行速度
  習(xí)題
第2章  運(yùn)算方法與運(yùn)算器
  2.1  數(shù)制與編碼
    2.1.1  進(jìn)位計(jì)數(shù)制及其相互轉(zhuǎn)換
    2.1.2  機(jī)器數(shù)的表示
    2.1.3  十進(jìn)制數(shù)的二進(jìn)制編碼
    2.1.4  非數(shù)值數(shù)據(jù)的表示
    2.1.5  數(shù)據(jù)信息的校驗(yàn)
  2.2  機(jī)器數(shù)的定點(diǎn)表示和浮點(diǎn)表示
    2.2.1  定點(diǎn)數(shù)的表示
    2.2.2  浮點(diǎn)數(shù)的表示
  2.3  定點(diǎn)數(shù)加減法運(yùn)算
    2.3.1  加法器及其進(jìn)位鏈
    2.3.2  原碼加減運(yùn)算方法
    2.3.3  補(bǔ)碼加減運(yùn)算方法
    2.3.4  補(bǔ)碼加減運(yùn)算的邏輯實(shí)現(xiàn)
  2.4  定點(diǎn)數(shù)移位運(yùn)算
  2.5  定點(diǎn)乘法運(yùn)算
    2.5.1  原碼乘法運(yùn)算
    2.5.2  補(bǔ)碼乘法運(yùn)算
    2.5.3  陣列乘法器
  2.6  定點(diǎn)除法運(yùn)算
    2.6.1  原碼除法運(yùn)算
    2.6.2  補(bǔ)碼除法運(yùn)算
    2.6.3  陣列除法器
  2.7  浮點(diǎn)數(shù)的四則運(yùn)算
    2.7.1  浮點(diǎn)加減運(yùn)算
    2.7.2  浮點(diǎn)乘除運(yùn)算
  2.8  運(yùn)算器的組織
    2.8.1  邏輯運(yùn)算與算術(shù)邏輯單元ALU
    2.8.2  定點(diǎn)運(yùn)算器的組成與結(jié)構(gòu)
    2.8.3  浮點(diǎn)運(yùn)算器的組成與結(jié)構(gòu)
  習(xí)題
第3章  存儲(chǔ)器和存儲(chǔ)體系
  3.1  存儲(chǔ)器概述
    3.1.1  存儲(chǔ)器的分類
    3.1.2  存儲(chǔ)器的性能指標(biāo)
  3.2  半導(dǎo)體隨機(jī)存取存儲(chǔ)器
    3.2.1  靜態(tài)隨機(jī)存取存儲(chǔ)位元
    3.2.2  動(dòng)態(tài)隨機(jī)存取存儲(chǔ)位元
    3.2.3  半導(dǎo)體隨機(jī)存取存儲(chǔ)芯片
    3.2.4  高級(jí)DRAM
  3.3  半導(dǎo)體只讀存儲(chǔ)器
    3.3.1  掩模型只讀存儲(chǔ)器
    3.3.2  一次可編程只讀存儲(chǔ)器
    3.3.3  可擦除可編程只讀存儲(chǔ)器
    3.3.4  電可擦除可編程只讀存儲(chǔ)器
    3.3.5  Flash存儲(chǔ)器
  3.4  主存儲(chǔ)器的組織
    3.4.1  主存儲(chǔ)器容量的擴(kuò)充
    3.4.2  主存儲(chǔ)器的編址方式
  3.5  并行存儲(chǔ)器
    3.5.1  雙端口存儲(chǔ)器
    3.5.2  多模塊交叉存儲(chǔ)器
    3.5.3  相聯(lián)存儲(chǔ)器
  3.6  高速緩沖存儲(chǔ)器cache
    3.6.1  cache的基本原理
    3.6.2  地址映像
    3.6.3  替換算法
    3.6.4  cache的讀寫(xiě)策略
  3.7  虛擬存儲(chǔ)器
    3.7.1  虛擬存儲(chǔ)器的基本概念
    3.7.2  頁(yè)式虛擬存儲(chǔ)器
    3.7.3  段式虛擬存儲(chǔ)器
    3.7.4  段頁(yè)式虛擬存儲(chǔ)器
    3.7.5  快表與慢表
  3.8  存儲(chǔ)體系的層次結(jié)構(gòu)
  習(xí)題
第4章  指令系統(tǒng)
  4.1  指令系統(tǒng)的基本概念
    4.1.1  指令和指令系統(tǒng)
    4.1.2  指令的格式
    4.1.3  指令的類型
  4.2  尋址方式
    4.2.1  數(shù)據(jù)尋址
    4.2.2  指令尋址
  4.3  RISC技術(shù)
    4.3.1  RISC的產(chǎn)生及發(fā)展
    4.3.2  RISC的主要特征
    4.3.3  RISC與CISC的比較
  4.4  指令系統(tǒng)設(shè)計(jì)舉例
    4.4.1  JU-C1模型機(jī)指令系統(tǒng)
    4.4.2  JU-C1模型機(jī)匯編程序設(shè)計(jì)舉例
  習(xí)題
第5章  控制器和中央處理器
  5.1  控制器概述
    5.1.1  控制器基本組成
    5.1.2  控制器的工作過(guò)程
    5.1.3  控制器的實(shí)現(xiàn)方式
  5.2  模型機(jī)CPU的數(shù)據(jù)通路
  5.3  指令執(zhí)行流程
    5.3.1  取指令階段
    5.3.2  取操作數(shù)階段
    5.3.3  執(zhí)行階段
    5.3.4  指令執(zhí)行的微操作序列舉例
  5.4  組合邏輯控制器
    5.4.1  同步控制和異步控制
    5.4.2  多級(jí)時(shí)序系統(tǒng)
    5.4.3  組合邏輯控制器的設(shè)計(jì)
  5.5  微程序控制器
    5.5.1  微程序控制基本原理
    5.5.2  微指令編碼方式
    5.5.3  微程序的順序控制
    5.5.4  微程序控制的時(shí)序
  5.6  模型機(jī)的微程序控制器設(shè)計(jì)
    5.6.1  微指令編碼設(shè)計(jì)
    5.6.2  微地址形成邏輯
    5.6.3  微程序設(shè)計(jì)舉例
  5.7  流水線技術(shù)
    5.7.1  流水線的基本原理
    5.7.2  流水線的性能指標(biāo)
    5.7.3  流水線的分類
    5.7.4  指令流水線的相關(guān)與沖突
    5.7.5  超標(biāo)量與超流水線
  習(xí)題
第6章  輸入輸出系統(tǒng)
  6.1  常用輸入設(shè)備和輸出設(shè)備
    6.1.1  輸入設(shè)備
    6.1.2  輸出設(shè)備
  6.2  輔助存儲(chǔ)器
    6.2.1  磁記錄原理及記錄方式
    6.2.2  磁盤(pán)存儲(chǔ)器
    6.2.3  磁帶存儲(chǔ)器
    6.2.4  光盤(pán)存儲(chǔ)器
  6.3  輸入輸出接口
    6.3.1  接口概述
    6.3.2  接口功能和組成
    6.3.3  I/O端口的編址方式
    6.3.4  接口的類型
    6.3.5  I/O接口與主機(jī)之間信息傳送的控制方式
  6.4  程序查詢控制方式
    6.4.1  基本概念
    6.4.2  程序查詢方式的工作流程
    6.4.3  程序查詢方式的接口組成
  6.5  程序中斷方式
    6.5.1  中斷的基本概念
    6.5.2  中斷的基本過(guò)程和相關(guān)概念
    6.5.3  中斷優(yōu)先級(jí)
    6.5.4  中斷響應(yīng)
    6.5.5  中斷服務(wù)程序入口地址的獲取
    6.5.6  中斷嵌套和中斷屏蔽
  6.6  直接存儲(chǔ)器存?。―MA）方式
    6.6.1  DMA方式的基本概念
    6.6.2  DMA方式的傳送過(guò)程
    6.6.3  DMA的傳送方式
    6.6.4  DMA的接口組成
  6.7  I/O通道控制方式
    6.7.1  通道的基本概念
    6.7.2  通道的功能
    6.7.3  通道的類型
    6.7.4  通道的工作過(guò)程
    6.7.5  通道結(jié)構(gòu)的發(fā)展
  習(xí)題
第7章  系統(tǒng)總線
  7.1  總線概述
    7.1.1  總線的特性及性能指標(biāo)
    7.1.2  總線的分類
    7.1.3  系統(tǒng)總線標(biāo)準(zhǔn)化
    7.1.4  系統(tǒng)總線的結(jié)構(gòu)形式
  7.2  系統(tǒng)總線仲裁方式
    7.2.1  總線爭(zhēng)用和仲裁的定義
    7.2.2  集中式總線仲裁
    7.2.3  分布式總線仲裁
  7.3  系統(tǒng)總線操作時(shí)序和操作方式
    7.3.1  操作時(shí)序的類型
    7.3.2  系統(tǒng)總線操作方式
  7.4  典型微機(jī)系統(tǒng)總線結(jié)構(gòu)舉例
    7.4.1  ISA總線結(jié)構(gòu)
    7.4.2  PCI總線結(jié)構(gòu)
    7.4.3  PCI Express總線結(jié)構(gòu)
  習(xí)題

章節(jié)摘錄

版權(quán)頁(yè)：   插圖：   3.7.1 虛擬存儲(chǔ)器的基本概念 虛擬存儲(chǔ)技術(shù)的提出，主要是為了應(yīng)對(duì)日益增大的程序存儲(chǔ)空間的要求，隨著軟件程序越來(lái)越龐大，功能越來(lái)越多，應(yīng)用越來(lái)越廣，使得程序員對(duì)于存儲(chǔ)空間的要求也越來(lái)越大，而系統(tǒng)自身的主存容量大小已無(wú)法滿足其需求。程序員希望能擺脫主存地址空間的限制，而完全按照自身需要來(lái)確定所需存儲(chǔ)容量。虛擬存儲(chǔ)技術(shù)借助于輔助存儲(chǔ)器，以透明的方式給用戶提供一個(gè)足夠大的存儲(chǔ)空間。在這個(gè)空間里面，程序員可以自由編程，而無(wú)需擔(dān)心程序在存儲(chǔ)器中如何存儲(chǔ)以及實(shí)際主存容量是否限制程序無(wú)法運(yùn)行。 此外，多道程序運(yùn)行技術(shù)的應(yīng)用也是促進(jìn)虛擬存儲(chǔ)器發(fā)展的原因之一，所謂多道程序運(yùn)行指的是允許多個(gè)程序同時(shí)進(jìn)入一個(gè)計(jì)算機(jī)系統(tǒng)的主存儲(chǔ)器并啟動(dòng)進(jìn)行計(jì)算的方法。也就是說(shuō)，計(jì)算機(jī)內(nèi)存中可以同時(shí)存放多道（兩個(gè)以上相互獨(dú)立的）程序，它們都處于開(kāi)始和結(jié)束之間。從宏觀上看各個(gè)程序之間是并行的，多道程序都處于運(yùn)行中，并且都沒(méi)有運(yùn)行結(jié)束；從微觀上看對(duì)于每個(gè)程序而言，它們都是串行的，各道程序輪流使用CPU，交替執(zhí)行。引人多道程序運(yùn)行技術(shù)的根本目的是為了提高CPU的利用率，充分發(fā)揮計(jì)算機(jī)系統(tǒng)部件的并行性，而且現(xiàn)代計(jì)算機(jī)系統(tǒng)都采用了多道程序運(yùn)行技術(shù)。但是隨之而來(lái)的就有一個(gè)問(wèn)題，那就是由于主存儲(chǔ)器存放多道程序，而各個(gè)程序在編寫(xiě)的時(shí)候，都是獨(dú)立編址的。當(dāng)它們被裝入主存的時(shí)候，各程序編寫(xiě)時(shí)所用地址與實(shí)際的主存地址不一致。如何解決這個(gè)問(wèn)題，就用到了虛擬存儲(chǔ)器中的一個(gè)主要技術(shù)——程序的重定位。

圖書(shū)封面

評(píng)論、評(píng)分、閱讀與下載

---

    計(jì)算機(jī)組成原理 PDF格式下載

---