FPGA數(shù)字信號處理實現(xiàn)原理及方法

前言

　　隨著數(shù)字信號處理算法的不斷優(yōu)化，數(shù)字信號處理器（Digital Signal Processors，DSPS）性能的不斷提高，數(shù)字信號處理技術越來越被廣泛地應用在各個領域。數(shù)字信號處理技術正朝著高速高性能方向發(fā)展，因此這對數(shù)字信號處理的手段和工具也提出了更高的要求。　　隨著現(xiàn)場可編程門陣列（Field Program-mable Gate Arrav.FPGA）制造工藝的不斷改進，其集成度和性能的不斷提高，采用FPGA對數(shù)字信號進行處理越來越受到重視。與DSP相比，F(xiàn)PGA有著不可比擬的優(yōu)勢。一方面，與DSP靠程序指針來運行程序相比，F(xiàn)PGA執(zhí)行算法的本質是靠電路并行執(zhí)行的，因此在同樣的時鐘頻率下，使用FPGA完成數(shù)字信號處理算法要比使用DSP快得多。另一方面，由于FPGA編程靈活，資源可重新配置，使得在實現(xiàn)數(shù)字信號處理時更加靈活，成本更低。因此，F(xiàn)PGA性能的不斷提高，能夠滿足未來復雜數(shù)字信號高速實時處理的要求?！　∨cDSP主要靠C語言編程來實現(xiàn)數(shù)字信號處理算法相比，使用傳統(tǒng)的硬件描述語言（Hardware Desciption Langlaage，HDL）在FPGA上編程實現(xiàn)數(shù)字信號處理算法要復雜一些，但是，隨著FPGA相關信號處理軟件工具性能的不斷提高，未來在FPGA上實現(xiàn)數(shù)字信號處理算法將變得如同在DSP上使用C語言那樣簡單?！　”緯D全面系統(tǒng)地介紹基于FPGA實現(xiàn)數(shù)字信號處理的原理及方法。通過系統(tǒng)介紹這些原理和方法，使讀者能夠系統(tǒng)、全面地掌握使用FPGA進行數(shù)字信號處理的方法和設計技巧。本書主要分為以下幾個部分?！　、贁?shù)字信號處理設計導論部分。該部分主要介紹數(shù)字信號處理技術概要，基于FPGA的數(shù)字信號處理的實現(xiàn)和基于DSP的數(shù)字信號處理的實現(xiàn)。在介紹基于FPGA的數(shù)字信號處理的實現(xiàn)部分，簡單介紹了Xilinx的FPGA的結構和Xilinx所提供的用于數(shù)字信號處理的System Generator和AccelIDSP軟件工具的功能和處理流程。

內容概要

本書全面而又系統(tǒng)地介紹了基于FPGA實現(xiàn)數(shù)字信號處理的原理及方法。全書包括12章和11個實驗，主要內容包括數(shù)字信號處理設計導論、FPGA的硬件結構及運算功能、信號及其處理理論概述、CORDIC算法原理及實現(xiàn)、FIR濾波器和IIR濾波器的設計、其他常用數(shù)字濾波器的設計、重定時信號流圖、數(shù)字通信信號處理原理及實現(xiàn)、自適應信號處理理論基礎、基于FPGA的自適應信號處理實現(xiàn)、信號同步原理及實現(xiàn)、基于AccelDSP的數(shù)字信號處理的實現(xiàn)和實驗部分。本書參考了大量最新的設計資料，內容新穎、理論和應用并重，充分反映了基于FPGA實現(xiàn)數(shù)字信號處理的最新方法和技術，可以幫助讀者系統(tǒng)地掌握這些方法和技術?！　”緯勺鳛橄嚓P專業(yè)開設FPGA數(shù)字信號處理課程的本科生和研究生教學參考書，亦可作為從事FPGA數(shù)字信號處理研究方向的相關教師、研究生和科技人員的自學參考書，也可作為Xilinx公司相關課程的培訓用書。

書籍目錄

第1章 數(shù)字信號處理設計導論第2章 FPGA的硬件結構及運算功能第3章 信號及其處理理論概述第4章 CORDIC算法原理及實現(xiàn)第5章 FIR濾波器和IIR濾波器的設計第6章 其他常用數(shù)字濾波器的設計第7章 重定時信號流圖第8章 數(shù)字通信信號處理原理及實現(xiàn)第9章 自適應信號處理理論基礎第10章 基于FPGA的自適應信號處理實現(xiàn)第11章 信號同步原理及實現(xiàn)第12章 基于AccelDSP的數(shù)字信號處理的實現(xiàn)實驗1 System Generator軟件工具的使用實驗2 基于DSP48X的FIR的設計實驗3 CORDIC算法的設計實驗4 FIR濾波器設計實驗5 CIC濾波器的設計實驗6 數(shù)字通信信號處理實驗7 數(shù)字變頻器的設計實驗8 數(shù)控振蕩器的設計實驗9 脈沖整形濾波器的設計實驗10 自適應濾波器的設計實驗11 系統(tǒng)同步的設計參考文獻

章節(jié)摘錄

　　實際上可以在5個時鐘周期中執(zhí)行10個MAC，或者只用2個時鐘周期（可以根據(jù)性能要求來確定）。而使用DSP處理器就不會如此靈活地根據(jù)需要來修改執(zhí)行周期。　　這種靈活性是根據(jù)面積和速度成反比的關系來確定的。如果必須要快速執(zhí)行10個MAC，F(xiàn)PGA可在1個時鐘周期內并行地執(zhí)行它們，但是這樣會消耗大量的芯片資源（面積）。如果10次MAC允許以低速度執(zhí)行，則FPGA可以串行地執(zhí)行，因此，F(xiàn)PGA芯片內邏輯資源的使用量減少到原來的1／10，但卻需要10個時鐘周期來執(zhí)行MAC操作。通過上面這個例子說明，在FPGA上實現(xiàn)數(shù)字信號處理可根據(jù)需求和技術指標進行靈活的確定?！　‘斢肍PGA實現(xiàn)DSP時，速率和面積可以相互權衡，而DSP處理器并不具備這種功能。需要說明，不會有人實現(xiàn)過只包括乘法器的FPGA設計。廠商提供的數(shù)據(jù)僅僅是想指明這些器件潛在的性能以及對比DSP處理器的優(yōu)勢?！　⌒枰f明的是FPGA同樣也是一塊ASIC，這是由于Xilinx、Altera等廠商是FPGA的制造者，但它們最終仍然是全定制集成電路（盡管它們是高度可編程的）?！　SP處理器同樣是ASIC，隨著ASIC處理技術的提高而且芯片的速度越來越快，DSP處理器也將變得越來越快?！　〉獸PGA同樣如此，因為它也是ASIC。FPGA已經(jīng)較DSP處理器具有性能上的優(yōu)勢而且這種優(yōu)勢將隨硅處理技術的發(fā)展愈加明顯。圖r1.2給出了FPGA和DSP在靈活件方面的比較?！　?.2.2 FPGA的公共資源　　FPGA芯片主要包括以下3個部分，即可重構邏輯模塊（高達106）、輸入／輸出模塊、可編程連線資源。下面對各模塊進行簡單介紹，后面將更詳細地介紹這些內容?！　?.邏輯模塊　　如圖1.3所示，盡管不同廠商提供的邏輯模塊不盡相同，但通常都包括以下單元，即查找表、觸發(fā)器、復用器和進位邏輯?！　蝹€邏輯模塊或者邏輯模塊組，用來建立用戶自定義函數(shù)。單個邏輯模塊的功能十分有限，這些單獨的邏輯模塊具有一些觸發(fā)器、組合與時序功能的實現(xiàn)能力，以及低分辨率的簡單代數(shù)計算。

圖書封面

評論、評分、閱讀與下載

---

    FPGA數(shù)字信號處理實現(xiàn)原理及方法 PDF格式下載

---