FPGA數(shù)字信號(hào)處理實(shí)現(xiàn)原理及方法

前言

　　隨著數(shù)字信號(hào)處理算法的不斷優(yōu)化，數(shù)字信號(hào)處理器（Digital Signal Processors，DSPS）性能的不斷提高，數(shù)字信號(hào)處理技術(shù)越來(lái)越被廣泛地應(yīng)用在各個(gè)領(lǐng)域。數(shù)字信號(hào)處理技術(shù)正朝著高速高性能方向發(fā)展，因此這對(duì)數(shù)字信號(hào)處理的手段和工具也提出了更高的要求?！　‰S著現(xiàn)場(chǎng)可編程門陣列（Field Program-mable Gate Arrav.FPGA）制造工藝的不斷改進(jìn)，其集成度和性能的不斷提高，采用FPGA對(duì)數(shù)字信號(hào)進(jìn)行處理越來(lái)越受到重視。與DSP相比，F(xiàn)PGA有著不可比擬的優(yōu)勢(shì)。一方面，與DSP靠程序指針來(lái)運(yùn)行程序相比，F(xiàn)PGA執(zhí)行算法的本質(zhì)是靠電路并行執(zhí)行的，因此在同樣的時(shí)鐘頻率下，使用FPGA完成數(shù)字信號(hào)處理算法要比使用DSP快得多。另一方面，由于FPGA編程靈活，資源可重新配置，使得在實(shí)現(xiàn)數(shù)字信號(hào)處理時(shí)更加靈活，成本更低。因此，F(xiàn)PGA性能的不斷提高，能夠滿足未來(lái)復(fù)雜數(shù)字信號(hào)高速實(shí)時(shí)處理的要求?！　∨cDSP主要靠C語(yǔ)言編程來(lái)實(shí)現(xiàn)數(shù)字信號(hào)處理算法相比，使用傳統(tǒng)的硬件描述語(yǔ)言（Hardware Desciption Langlaage，HDL）在FPGA上編程實(shí)現(xiàn)數(shù)字信號(hào)處理算法要復(fù)雜一些，但是，隨著FPGA相關(guān)信號(hào)處理軟件工具性能的不斷提高，未來(lái)在FPGA上實(shí)現(xiàn)數(shù)字信號(hào)處理算法將變得如同在DSP上使用C語(yǔ)言那樣簡(jiǎn)單。　　本書力圖全面系統(tǒng)地介紹基于FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理的原理及方法。通過系統(tǒng)介紹這些原理和方法，使讀者能夠系統(tǒng)、全面地掌握使用FPGA進(jìn)行數(shù)字信號(hào)處理的方法和設(shè)計(jì)技巧。本書主要分為以下幾個(gè)部分?！　、贁?shù)字信號(hào)處理設(shè)計(jì)導(dǎo)論部分。該部分主要介紹數(shù)字信號(hào)處理技術(shù)概要，基于FPGA的數(shù)字信號(hào)處理的實(shí)現(xiàn)和基于DSP的數(shù)字信號(hào)處理的實(shí)現(xiàn)。在介紹基于FPGA的數(shù)字信號(hào)處理的實(shí)現(xiàn)部分，簡(jiǎn)單介紹了Xilinx的FPGA的結(jié)構(gòu)和Xilinx所提供的用于數(shù)字信號(hào)處理的System Generator和AccelIDSP軟件工具的功能和處理流程。

內(nèi)容概要

本書全面而又系統(tǒng)地介紹了基于FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理的原理及方法。全書包括12章和11個(gè)實(shí)驗(yàn)，主要內(nèi)容包括數(shù)字信號(hào)處理設(shè)計(jì)導(dǎo)論、FPGA的硬件結(jié)構(gòu)及運(yùn)算功能、信號(hào)及其處理理論概述、CORDIC算法原理及實(shí)現(xiàn)、FIR濾波器和IIR濾波器的設(shè)計(jì)、其他常用數(shù)字濾波器的設(shè)計(jì)、重定時(shí)信號(hào)流圖、數(shù)字通信信號(hào)處理原理及實(shí)現(xiàn)、自適應(yīng)信號(hào)處理理論基礎(chǔ)、基于FPGA的自適應(yīng)信號(hào)處理實(shí)現(xiàn)、信號(hào)同步原理及實(shí)現(xiàn)、基于AccelDSP的數(shù)字信號(hào)處理的實(shí)現(xiàn)和實(shí)驗(yàn)部分。本書參考了大量最新的設(shè)計(jì)資料，內(nèi)容新穎、理論和應(yīng)用并重，充分反映了基于FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理的最新方法和技術(shù)，可以幫助讀者系統(tǒng)地掌握這些方法和技術(shù)?！　”緯勺鳛橄嚓P(guān)專業(yè)開設(shè)FPGA數(shù)字信號(hào)處理課程的本科生和研究生教學(xué)參考書，亦可作為從事FPGA數(shù)字信號(hào)處理研究方向的相關(guān)教師、研究生和科技人員的自學(xué)參考書，也可作為Xilinx公司相關(guān)課程的培訓(xùn)用書。

書籍目錄

第1章 數(shù)字信號(hào)處理設(shè)計(jì)導(dǎo)論第2章 FPGA的硬件結(jié)構(gòu)及運(yùn)算功能第3章 信號(hào)及其處理理論概述第4章 CORDIC算法原理及實(shí)現(xiàn)第5章 FIR濾波器和IIR濾波器的設(shè)計(jì)第6章 其他常用數(shù)字濾波器的設(shè)計(jì)第7章 重定時(shí)信號(hào)流圖第8章 數(shù)字通信信號(hào)處理原理及實(shí)現(xiàn)第9章 自適應(yīng)信號(hào)處理理論基礎(chǔ)第10章 基于FPGA的自適應(yīng)信號(hào)處理實(shí)現(xiàn)第11章 信號(hào)同步原理及實(shí)現(xiàn)第12章 基于AccelDSP的數(shù)字信號(hào)處理的實(shí)現(xiàn)實(shí)驗(yàn)1 System Generator軟件工具的使用實(shí)驗(yàn)2 基于DSP48X的FIR的設(shè)計(jì)實(shí)驗(yàn)3 CORDIC算法的設(shè)計(jì)實(shí)驗(yàn)4 FIR濾波器設(shè)計(jì)實(shí)驗(yàn)5 CIC濾波器的設(shè)計(jì)實(shí)驗(yàn)6 數(shù)字通信信號(hào)處理實(shí)驗(yàn)7 數(shù)字變頻器的設(shè)計(jì)實(shí)驗(yàn)8 數(shù)控振蕩器的設(shè)計(jì)實(shí)驗(yàn)9 脈沖整形濾波器的設(shè)計(jì)實(shí)驗(yàn)10 自適應(yīng)濾波器的設(shè)計(jì)實(shí)驗(yàn)11 系統(tǒng)同步的設(shè)計(jì)參考文獻(xiàn)

章節(jié)摘錄

　　實(shí)際上可以在5個(gè)時(shí)鐘周期中執(zhí)行10個(gè)MAC，或者只用2個(gè)時(shí)鐘周期（可以根據(jù)性能要求來(lái)確定）。而使用DSP處理器就不會(huì)如此靈活地根據(jù)需要來(lái)修改執(zhí)行周期?！　∵@種靈活性是根據(jù)面積和速度成反比的關(guān)系來(lái)確定的。如果必須要快速執(zhí)行10個(gè)MAC，F(xiàn)PGA可在1個(gè)時(shí)鐘周期內(nèi)并行地執(zhí)行它們，但是這樣會(huì)消耗大量的芯片資源（面積）。如果10次MAC允許以低速度執(zhí)行，則FPGA可以串行地執(zhí)行，因此，F(xiàn)PGA芯片內(nèi)邏輯資源的使用量減少到原來(lái)的1／10，但卻需要10個(gè)時(shí)鐘周期來(lái)執(zhí)行MAC操作。通過上面這個(gè)例子說明，在FPGA上實(shí)現(xiàn)數(shù)字信號(hào)處理可根據(jù)需求和技術(shù)指標(biāo)進(jìn)行靈活的確定?！　‘?dāng)用FPGA實(shí)現(xiàn)DSP時(shí)，速率和面積可以相互權(quán)衡，而DSP處理器并不具備這種功能。需要說明，不會(huì)有人實(shí)現(xiàn)過只包括乘法器的FPGA設(shè)計(jì)。廠商提供的數(shù)據(jù)僅僅是想指明這些器件潛在的性能以及對(duì)比DSP處理器的優(yōu)勢(shì)?！　⌒枰f明的是FPGA同樣也是一塊ASIC，這是由于Xilinx、Altera等廠商是FPGA的制造者，但它們最終仍然是全定制集成電路（盡管它們是高度可編程的）?！　SP處理器同樣是ASIC，隨著ASIC處理技術(shù)的提高而且芯片的速度越來(lái)越快，DSP處理器也將變得越來(lái)越快。　　但FPGA同樣如此，因?yàn)樗彩茿SIC。FPGA已經(jīng)較DSP處理器具有性能上的優(yōu)勢(shì)而且這種優(yōu)勢(shì)將隨硅處理技術(shù)的發(fā)展愈加明顯。圖r1.2給出了FPGA和DSP在靈活件方面的比較?！　?.2.2 FPGA的公共資源　　FPGA芯片主要包括以下3個(gè)部分，即可重構(gòu)邏輯模塊（高達(dá)106）、輸入／輸出模塊、可編程連線資源。下面對(duì)各模塊進(jìn)行簡(jiǎn)單介紹，后面將更詳細(xì)地介紹這些內(nèi)容。　　1.邏輯模塊　　如圖1.3所示，盡管不同廠商提供的邏輯模塊不盡相同，但通常都包括以下單元，即查找表、觸發(fā)器、復(fù)用器和進(jìn)位邏輯。　　單個(gè)邏輯模塊或者邏輯模塊組，用來(lái)建立用戶自定義函數(shù)。單個(gè)邏輯模塊的功能十分有限，這些單獨(dú)的邏輯模塊具有一些觸發(fā)器、組合與時(shí)序功能的實(shí)現(xiàn)能力，以及低分辨率的簡(jiǎn)單代數(shù)計(jì)算。

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

    FPGA數(shù)字信號(hào)處理實(shí)現(xiàn)原理及方法 PDF格式下載

---