EDA技術(shù)與VHDL

前言

結(jié)合EDA技術(shù)許多最新的發(fā)展成果，以及我國高等教育更加注重學(xué)生的工程實踐能力與自主創(chuàng)新能力的培養(yǎng)，本書作為第3版，進(jìn)行了較大變動，刪除了已過時的內(nèi)容，加入了EDA技術(shù)的一些最新發(fā)展技術(shù)，還包括新版QuartusII9．0、DSPBuilder9．0、MATL，AB7．8的詳細(xì)的、新的使用方法，Altera新近推出的CycloneIII系列FPGA的開發(fā)技術(shù)，以及相關(guān)的示例和實驗，使全書在為學(xué)生提供更多新知識的同時給出大量新實驗，更加注重學(xué)生創(chuàng)造力的培養(yǎng)。書中絕大部分章節(jié)都安排了針對性較強(qiáng)的習(xí)題、實驗和設(shè)計項目，使學(xué)生對每一章的課堂教學(xué)效果都能及時通過實驗得以強(qiáng)化。本書大部分實驗中，除給出詳細(xì)的實驗?zāi)康?、實驗原理、實驗思考題和實驗報告要求外，還包含多個實驗項目（層次）。如第一層次是與該章內(nèi)容相關(guān)的驗證性實驗，本書提供了詳細(xì)的并被驗證的設(shè)計程序和實驗方法，學(xué)生只需將書中提供的設(shè)計程序輸入計算機(jī)，并按要求進(jìn)行編譯仿真，在實驗系統(tǒng)上實現(xiàn)即可；第二層次是在上一實驗基礎(chǔ)上作進(jìn)一步的發(fā)揮；此后的實驗層次屬于自主設(shè)計或創(chuàng)新性質(zhì)的實驗，包括一些大學(xué)生電子設(shè)計競賽的設(shè)計項目。授課教師可以根據(jù)本課程的實驗學(xué)時數(shù)和教學(xué)實驗的要求，以及學(xué)生的興趣程度，以不同的方式或形式布置給學(xué)生完成。本書第1章的內(nèi)容是EDA和VHDL概述，第2章的內(nèi)容是FPGA／CPLD硬件原理，第3章的內(nèi)容主要是VHDL基礎(chǔ)。

內(nèi)容概要

本書系統(tǒng)地介紹了EDA技術(shù)冪FIVHDL硬件描述語言，將VHDL的基礎(chǔ)知識、編程技巧和實用方法與實際工程開發(fā)技術(shù)在先進(jìn)的EDA軟件設(shè)計平臺——Quartusll 9．0和硬件平臺——Cyclone III FPGA上很好地結(jié)合起來，使讀者能通過本書的學(xué)習(xí)迅速了解并掌握EDA技術(shù)的基本理論和工程開發(fā)實用技術(shù)，并為后續(xù)的深入學(xué)習(xí)和發(fā)展打下堅實的理論與實踐基礎(chǔ)。    依據(jù)高校課堂教學(xué)和實驗操作的規(guī)律與要求，并以提高學(xué)生的實際工程設(shè)計能力和自主創(chuàng)新能力為目的，全書內(nèi)容作了恰當(dāng)?shù)木幣?，共?個部分：EDA技術(shù)的概述；FPGA／CPLD器件的結(jié)構(gòu)原理；VHDL實用技術(shù)；Quartus及IP核的詳細(xì)使用方法；基于VHD的16位OPU設(shè)計技術(shù)；基于MATLAB和DSP Bui Ider平臺的詳細(xì)JEDA設(shè)計技術(shù)和大量實用系統(tǒng)設(shè)計示例。除個別章節(jié)外，各章都安排了相應(yīng)的習(xí)題和針對性強(qiáng)的實驗和設(shè)計示例。書中列舉的VHDL示例，都經(jīng)編譯通過或經(jīng)硬件測試。        本書主要面向高等院校本、?？艵DA技術(shù)和VHDL語言基礎(chǔ)課，推薦作為電子工程、通信、工業(yè)自動化、計算機(jī)應(yīng)用技術(shù)、電子對抗、儀器儀表、數(shù)字信號或圖像處理等學(xué)科專業(yè)與相關(guān)的實驗指導(dǎo)課的授課教材或主要參考書，同時也可作為電子設(shè)計競賽、FPGA開發(fā)應(yīng)用的自學(xué)參考書。    對于授課教師還能獲贈本書cAl教學(xué)課件與實驗指導(dǎo)課件，這部分內(nèi)容可到清華大學(xué)出版社網(wǎng)站（WWW．tuptsi nghua．edu．on）下載。

書籍目錄

第1章　概述　1.1　電子設(shè)計自動化技術(shù)及其發(fā)展　1.2　電子設(shè)計自動化應(yīng)用對象　1.3  VHDL　1.4　EDA的優(yōu)勢　1.5　面向FPGA的開發(fā)流程　　1.5.1　設(shè)計輸入　　1.5.2　綜合　　1.5.3　布線布局(適配)　　1.5.4　仿真　　1.5.5　下載和硬件測試  1.6　Quartus II概述  1.7　IP核  1.8　EDA技術(shù)的發(fā)展趨勢第2章　PLD硬件特性與編程技術(shù)  2.1　PLD概述　　2.1.1　PLD的發(fā)展歷程　　2.1.2　PLD的分類  2.2　低密度PLD可編程原理　　2.2.1  電路符號表示　　2.2.2　PROM　　2.2.3  PLA　　2.2.4　PAL　　2.2.5  GAL　2.3　CPLD的結(jié)構(gòu)與可編程原理　2.4　FPGA的結(jié)構(gòu)與工作原理　　2.4.1　查找表邏輯結(jié)構(gòu)　　2.4.2　Cyclone系列器件的結(jié)構(gòu)與原理  2.5　硬件測試技術(shù)　　2.5.1  內(nèi)部邏輯測試　　2.5.2　JTAG邊界掃描測試　2.6　FPGA/CPLD產(chǎn)品概述　　2.6.1　Lattice公司CPLD器件系列　　2.6.2　Xilinx公司的FPGA和CPLD器件系列　　2.6.3　Altera公司的FPGA和CPLD器件系列　　2.6.4　Actel公司的FPGA器件　　2.6.5　Altera公司的FPGA配置方式與配置器件  2.7　編程與配置　　2.7.1　JTAG方式的在系統(tǒng)編程　　2.7.2　使用PC并行口配置FPGA　　2.7.3　FPGA配置器件第3章　VHDL基礎(chǔ)  3.1　VHDL基本語法　　3.1.1　組合電路描述　　3.1.2 　VHDL結(jié)構(gòu)  3.2　時序電路描述　　3.2.1　D觸發(fā)器　　3.2.2　時序描述VHDL規(guī)則　　3.2.3  時序電路的不同表述方法  3.3　全加器的VHDL描述　　3.3.1　半加器描述　　3.3.2　CASE語句　　3.3.3　例化語句  3.4　計數(shù)器設(shè)計  3.5　一般計數(shù)器的VHDL設(shè)計方法　　3.5.1  相關(guān)語法　　3.5.2　程序功能分析　　3.5.3　移位寄存器設(shè)計  3.6　數(shù)據(jù)對象　　3.6.1  常數(shù)　　3.6.2　變量　　3.6.3　信號　　3.6.4　進(jìn)程中的信號賦值與變量賦值  3.7 IF語句概述  3.8　進(jìn)程語句歸納　　3.8.1　進(jìn)程語句格式　　3.8.2　進(jìn)程結(jié)構(gòu)組成　　3.8.3　進(jìn)程要點  3.9　并行賦值語句概述  3.10　雙向和三態(tài)電路信號賦值……第4章　QUARTUS II使用方法第5章　VHDL狀態(tài)機(jī)第6章　16位CPU設(shè)計第7章　VHDL語句第8章　VHDL結(jié)構(gòu)第9章　DSP　Builder設(shè)計初步　第10章　DSP Builder設(shè)計深入附錄A　EDA實驗系統(tǒng)簡介參考文獻(xiàn)

章節(jié)摘錄

插圖：第1章概述本章首先介紹EDA技術(shù)和硬件描述語言及其發(fā)展過程，然后介紹基于EDA技術(shù)和VHDL的設(shè)計流程，以及本書示例和實驗推薦的主要EDA設(shè)計工具——Quartus II。1.1 電子設(shè)計自動化技術(shù)及其發(fā)展微電子技術(shù)的進(jìn)步主要表現(xiàn)在大規(guī)模集成電路加工技術(shù)即半導(dǎo)體工藝技術(shù)的發(fā)展上，使得表征半導(dǎo)體工藝水平的線寬已經(jīng)達(dá)到了60rim，并還在不斷地縮小，而在硅片單位面積上，集成了更多的晶體管。集成電路設(shè)計正在不斷地向超大規(guī)模、極低功耗和超高速的方向發(fā)展，專用集成電路ASIC（Application Specific Integrated Circuit） 的設(shè)計成本不斷降低，在功能上，現(xiàn)代的集成電路已能夠?qū)崿F(xiàn)單片電子系統(tǒng)SOC（System On a Chip） ?，F(xiàn)代電子設(shè)計技術(shù)的核心已日趨轉(zhuǎn)向基于計算機(jī)的電子設(shè)計自動化技術(shù)，即EDA（Electronic Design Automation） 技術(shù)。EDA技術(shù)就是依賴功能強(qiáng)大的計算機(jī)，在EDA工具軟件平臺上，對以硬件描述語言HDL（Hardware Description Language） 為系統(tǒng)邏輯描述手段完成的設(shè)計文件，自動地完成邏輯編譯、化簡、分割、綜合、布局布線以及邏輯優(yōu)化和仿真測試，直至實現(xiàn)既定的電子線路系統(tǒng)功能。EDA技術(shù)使得設(shè)計者的工作僅限于利用軟件的方式，即利用硬件描述語言和EDA軟件來完成對系統(tǒng)硬件功能的實現(xiàn)，這是電子設(shè)計技術(shù)的一個巨大進(jìn)步。 EDA技術(shù)在硬件實現(xiàn)方面融合了大規(guī)模集成電路制造技術(shù)、Ic版圖設(shè)計、ASIC測試和封裝、FPGA（Field Programmable Gate Array） ／CPLD（Complex Programmable LogicDevice） 編程下載和自動測試等技術(shù)；在計算機(jī)輔助工程方面融合了計算機(jī)輔助設(shè)計（CAD） 、計算機(jī)輔助制造（CAM） 、計算機(jī)輔助測試（CAT） 、計算機(jī)輔助工程（CAE） 技術(shù)以及多種計算機(jī)語言的設(shè)計概念；而在現(xiàn)代電子學(xué)方面則容納了更多的內(nèi)容，如電子線路設(shè)計理論、數(shù)字信號處理技術(shù)、數(shù)字系統(tǒng)建模和優(yōu)化技術(shù)及其高頻的長線技術(shù)理論等。因此，EDA技術(shù)為現(xiàn)代電子理論和設(shè)計的表達(dá)與實現(xiàn)提供了可能性。正因為EDA技術(shù)豐富的內(nèi)容以及與電子技術(shù)各學(xué)科領(lǐng)域的相關(guān)性，其發(fā)展的歷程同大規(guī)模集成電路設(shè)計技術(shù)、計算機(jī)輔助工程、可編程邏輯器件，以及電子設(shè)計技術(shù)和工藝的發(fā)展是同步的。就過去近30年的電子技術(shù)的發(fā)展歷程，可大致將EDA技術(shù)的發(fā)展分為以下3個階段。

編輯推薦

《EDA技術(shù)與VHDL(第3版)》：高等學(xué)校電子科學(xué)與工程教材

圖書封面

圖書標(biāo)簽Tags

無

評論、評分、閱讀與下載

---

    EDA技術(shù)與VHDL PDF格式下載

---