超大規(guī)模集成電路物理設(shè)計理論與算法

前言

　　21世紀，世界全面進入信息時代。作為信息產(chǎn)業(yè)的支柱，超大規(guī)模集成電路（veryLargeScale Integration，VLSI）的設(shè)計和制造在推動經(jīng)濟發(fā)展、社會產(chǎn)業(yè)結(jié)構(gòu)和生活方式的變革中的作用日益增長?！　?0世紀50年代開始，集成電路制造技術(shù)經(jīng)歷了從小規(guī)模集成（SSI）、中規(guī)模集成（MSI）到大規(guī)模集成（LSI）階段，乃至進入超大規(guī)模集成（VLSI）和甚大規(guī)模集成（UltraLarge Scale Integration，ULSI）階段。尤其在過去的30年中，集成電路幾乎完全遵循摩爾定律發(fā)展，即集成電路的集成度每隔18個月就翻一番。進入20世紀90年代以及21世紀以后，其設(shè)計規(guī)模由VLSI、ULSI向G規(guī)模集成（Giga—Scale Integration，GSI）的方向發(fā)展，于是，越來越多的功能，甚至是一個完整的系統(tǒng)都能夠被集成到單個芯片之中。電子系統(tǒng)設(shè)計已從板上系統(tǒng)（System on Board，SoB）、多芯片模塊（Multi—Chip Modules，MCM）進入到系統(tǒng)級芯片（System on chip，SoC）時代。　　集成電路的飛速發(fā)展體現(xiàn)出如下特點：特征尺寸越來越小，芯片面積越來越大，單片上的晶體管數(shù)目越來越多，時鐘頻率越來越高，電源電壓越來越低，布線層數(shù)越來越多，I／O引線越來越多。美國半導(dǎo)體工業(yè)協(xié)會sIA組織給出了1997年到2009年美國集成電路工藝發(fā)展趨勢。隨著集成度的提高，芯片內(nèi)部晶體管數(shù)目越來越多，集成電路設(shè)計的復(fù)雜性越來越高，傳統(tǒng)的手工設(shè)計和適應(yīng)小規(guī)模的設(shè)計模式已經(jīng)不再適用。為了設(shè)計復(fù)雜的大規(guī)模集成電路，人們越來越借助于電子設(shè)計自動化（EDA）工具。因此，越來越多的人致力于研究集成電路計算機輔助設(shè)計的算法，并且將這些算法集成到EDA工具中。

內(nèi)容概要

本書根據(jù)集成電路芯片物理設(shè)計的流程，首先介紹集成電路物理設(shè)計中的基礎(chǔ)數(shù)學(xué)知識、數(shù)據(jù)結(jié)構(gòu)和文件格式，然后對物理設(shè)計中的各個階段進行詳細的論述，包括電路系統(tǒng)的劃分、布圖規(guī)劃和布局算法、網(wǎng)格布線算法、總體布線算法、通道布線算法、布圖領(lǐng)域最新的相關(guān)技術(shù)以及三維集成電路布圖等算法?！　”緯采w面廣，內(nèi)容由淺入深，滿足了當前集成電路向SoC、大規(guī)模和高性能發(fā)展的需求，既可作為高等院校計算機系和電子工程系從事VLSI設(shè)計和VLSI CAD的研究生的教材或教學(xué)參考書，也可作為從事VLSI CAD技術(shù)研究和開發(fā)人員的參考書。

書籍目錄

第1章 超大規(guī)模集成電路布圖問題、方法及版圖設(shè)計自動化　1.1 VLSI設(shè)計流程　　1.1.1 傳統(tǒng)的VLSI設(shè)計流程　　1.1.2 傳統(tǒng)的布圖設(shè)計過程　　1.1.3 VLSI設(shè)計流程的新趨勢　　1.1.4 VLSI物理設(shè)計的新趨勢　1.2 芯片費用和電性能的估計　1.3 布圖模式　　1.3.1 全定制版圖模式　　1.3.2 門陣列設(shè)計模式　　1.3.3 標準單元設(shè)計模式　　1.3.4 現(xiàn)場可編程門陣列　　1.3.5 不同設(shè)計方法的比較　1.4 系統(tǒng)封裝類型　參考文獻 第2章 VLSI器件設(shè)計和制造的布圖描述　2.1 VLSI制造工藝　2.2 設(shè)計規(guī)則　2.3 基本器件的版圖實例　2.4 工藝制造中的其他因素　2.5 VLSI版圖的幾何表示　　2.5.1 CIF格式　　2.5.2 EDIF格式　　2.5.3 GDSII 格式　　2.5.4 OASIS格式　2.6 單元的拓撲描述與網(wǎng)表描述　參考文獻第3章 VLSI布圖的數(shù)學(xué)基礎(chǔ)和數(shù)據(jù)結(jié)構(gòu)　3.1 圖的基本概念及其基本數(shù)據(jù)結(jié)構(gòu)　　3.1.1 基本概念　　3.1.2 圖的基本數(shù)據(jù)結(jié)構(gòu)　3.2 算法及其復(fù)雜度　　3.2.1 算法問題及算法復(fù)雜性　　3.2.2 求解NP-困難問題的方法　3.3 解決布圖問題的基本算法　　3.3.1 圖論算法　　3.3.2 確定性算法　　3.3.3 隨機算法　3.4 多目標優(yōu)化　　3.4.1 多目標優(yōu)化問題的定義(MOP)　　3.4.2 多目標優(yōu)化方法　3.5 布圖設(shè)計中涉及的基本數(shù)據(jù)結(jié)構(gòu)　　3.5.1 版圖數(shù)據(jù)的基本操作　　3.5.2 鏈表結(jié)構(gòu)　　3.5.3 基于Bin的結(jié)構(gòu)　　3.5.4 鄰接指針　　3.5.5 角勾鏈　　3.5.6 四叉樹　　3.5.7 各種版圖數(shù)據(jù)結(jié)構(gòu)的比較　　3.5.8 布圖中模塊和網(wǎng)表的數(shù)據(jù)結(jié)構(gòu)　　3.5.9 樹的數(shù)據(jù)結(jié)構(gòu)　參考文獻第4章 電路系統(tǒng)的劃分　4.1 問題描述　4.2 代價函數(shù)和約束　4.3 解決劃分問題的基本方法　參考文獻第5章 布圖規(guī)劃　5.1 問題描述　5.2 布圖結(jié)構(gòu)的表示方法　　5.2.1 可二劃分結(jié)構(gòu)　　5.2.2 不可二劃分結(jié)構(gòu)　5.3 解決布圖規(guī)劃問題的方法　　5.3.1 鏃生長法　　5.3.2 解析法　　5.3.3 對偶圖技術(shù)　　5.3.4 模擬退火算法　　5.3.5 其他方法　5.4 高層次綜合與布圖結(jié)合技術(shù)　　5.4.1 傳統(tǒng)的布圖規(guī)劃　　5.4.2 傳統(tǒng)的高層次綜合　　5.4.3 高層次與布圖規(guī)劃結(jié)合　參考文獻第6章 布局第7章 線網(wǎng)布線第8章 總體布線第9章 其他布圖問題第10章 三維芯片布圖問題附錄

章節(jié)摘錄

　　第1章　超大規(guī)模集成電路布圖問題、方法及版圖設(shè)計自動化　　自從晶體管于20世紀40年代后期、集成電路于20世紀60年代初期發(fā)明以來，經(jīng)歷了小規(guī)模集成（SSI）、中規(guī)模集成（MSI）、大規(guī)模集成（LSI）、超大規(guī)模集成（VLSI）和特大規(guī)模集成（ULSI）階段，目前進入了片上系統(tǒng)（System on Chip，SoC）時代。半導(dǎo)體制造技術(shù)和計算機產(chǎn)業(yè)一直都在按摩爾定律（每隔l8個月性能翻一番）以驚人的速度迅速發(fā)展，并創(chuàng)造了人類歷史上的“數(shù)字文明”?！　“殡S著集成電路的發(fā)展，電子設(shè)計自動化（Electronic Design Automatic，EDA）技術(shù)已成為電子設(shè)計技術(shù)的核心。EDA是指以計算機為工作平臺，融合了應(yīng)用電子技術(shù)、計算機技術(shù)、智能化技術(shù)最新成果而研制成的電子計算機輔助設(shè)計（Computer—Aided Design，cAD）通用軟件包，極大地推動了集成電路的發(fā)展。尤其在版圖設(shè)計自動化方面，已經(jīng)有適用于不同設(shè)計版圖模式的EDA工具。版圖設(shè)計自動化設(shè)計的幾何圖形很簡單，包括矩形、直角多邊形和連接線等，但是，布圖算法涉及圖論、線性規(guī)劃、非線性規(guī)劃、組合優(yōu)化、運籌學(xué)等，布圖算法的實現(xiàn)則涉及版圖數(shù)據(jù)結(jié)構(gòu)和數(shù)據(jù)管理。因此，本書重點討論版圖設(shè)計自動化中的算法和實現(xiàn)技術(shù)?！? ……

圖書封面

圖書標簽Tags

無

評論、評分、閱讀與下載

---

    超大規(guī)模集成電路物理設(shè)計理論與算法 PDF格式下載

---