基于Quartus Ⅱ的數(shù)字邏輯實(shí)驗(yàn)教程

前言

隨著微電子技術(shù)的飛躍發(fā)展，數(shù)字化時(shí)代已經(jīng)到來。電子計(jì)算機(jī)、數(shù)字化電視機(jī)、數(shù)字電話（手機(jī)）、數(shù)字化音響（mp3、mp4）等數(shù)字化產(chǎn)品已經(jīng)滲透到了我們生活的各個(gè)方面。因此數(shù)字電路的設(shè)計(jì)，對(duì)于計(jì)算機(jī)科學(xué)與技術(shù)、信息安全、電子信息工程、通信工程、自動(dòng)化等專業(yè)的學(xué)生來說尤為重要。數(shù)字化產(chǎn)品的飛速發(fā)展得益于可編程器件和集成技術(shù)的發(fā)展。為推廣可編程器件的使用，各器件的生產(chǎn)廠商也相繼推出了用于設(shè)計(jì)的EDA軟件平臺(tái)，這些開發(fā)軟件可以將設(shè)計(jì)者用硬件描述語言編寫的程序準(zhǔn)確、高速地寫入可編程器件，從而轉(zhuǎn)化為物理電路。硬件描述語言的出現(xiàn)，也使圖形設(shè)計(jì)方法向硬件描述語言設(shè)計(jì)方法發(fā)展。正是由于這一系列新技術(shù)的出現(xiàn)，使得我們逐步告別了傳統(tǒng)的以74系列器件+面包板的數(shù)字電路設(shè)計(jì)方式，取而代之的是可編程器件+EDA軟件+硬件描述語言的現(xiàn)代數(shù)字系統(tǒng)的設(shè)計(jì)方法?？删幊唐骷箶?shù)字系統(tǒng)的設(shè)計(jì)方法發(fā)生了重大變化，不僅縮短了系統(tǒng)的開發(fā)周期，而且利用器件的現(xiàn)場(chǎng)可編程特性，可根據(jù)應(yīng)用要求對(duì)器件進(jìn)行動(dòng)態(tài)配置或編程，簡(jiǎn)單易行地完成功能的添加和修改。這一系列新技術(shù)的出現(xiàn)也對(duì)傳統(tǒng)的數(shù)字電路課程的教學(xué)體系、教學(xué)內(nèi)容和人才培養(yǎng)模式提出了挑戰(zhàn)。為適應(yīng)這種變化，應(yīng)及早將現(xiàn)代硬件設(shè)計(jì)方法引入實(shí)驗(yàn)教學(xué)，使學(xué)生在數(shù)字電路學(xué)習(xí)階段至少學(xué)會(huì)一門硬件描述語言，并掌握用先進(jìn)的設(shè)計(jì)工具軟件進(jìn)行大規(guī)模集成電路設(shè)計(jì)、模擬、驗(yàn)證和測(cè)試的基本方法，以滿足后續(xù)課程的需要。我們?cè)跀?shù)字邏輯實(shí)驗(yàn)中取消了以小規(guī)模集成電路和手工布線的傳統(tǒng)模式，學(xué)生可以在0uartusⅡ平臺(tái)實(shí)現(xiàn)硬件設(shè)計(jì)，用現(xiàn)代設(shè)計(jì)方法完成實(shí)驗(yàn)任務(wù)。計(jì)算機(jī)學(xué)院實(shí)驗(yàn)中心全新的0uartusⅡ軟件和SOPC硬件平臺(tái)，以及全開放的實(shí)驗(yàn)理念也激發(fā)了學(xué)生學(xué)習(xí)的熱情，無論是時(shí)間上還是內(nèi)容上的開放，都為學(xué)生營(yíng)造了良好的拓展空間，有利于學(xué)生開拓創(chuàng)新，教學(xué)效果顯著。

內(nèi)容概要

本書共分6章。第1章是實(shí)驗(yàn)要點(diǎn)；第2、3章根據(jù)數(shù)字電路設(shè)計(jì)的要點(diǎn)和應(yīng)用特點(diǎn)，給出了多項(xiàng)綜合性、趣味性、實(shí)用性的實(shí)驗(yàn)任務(wù)，通過兩個(gè)實(shí)例詳細(xì)介紹了QuartusⅡ5．0的文本和圖形輸入方式的編輯、編譯、仿真、下載等基本設(shè)計(jì)流程，以及一些設(shè)計(jì)方法；第4章是使用Verilog HDL進(jìn)行編程的實(shí)例；第5章介紹使用QuartusⅡ5．0過程中的常見錯(cuò)誤提示和修改方法；第6章是GX-EDA／SOPC綜合實(shí)驗(yàn)平臺(tái)簡(jiǎn)介?！　”緯勺鳛槠胀ǜ叩葘W(xué)校數(shù)字邏輯及數(shù)字系統(tǒng)設(shè)計(jì)課程的實(shí)驗(yàn)教材，也可供從事數(shù)字系統(tǒng)設(shè)計(jì)的工程人員參考。

書籍目錄

第1章 概述　1.1 實(shí)驗(yàn)須知 　1.2 實(shí)驗(yàn)報(bào)告要求 第2章 QuartusⅡ5.0基本使用方法 　2.1 概述 　2.2 設(shè)計(jì)流程 第3章 實(shí)驗(yàn)任務(wù) 　3.1 基本組合邏輯功能模塊 　　3.1.1 實(shí)驗(yàn)要求 　　3.1.2 設(shè)計(jì)原理 　　3.1.3 實(shí)驗(yàn)步驟 　　3.1.4 實(shí)驗(yàn)總結(jié) 　3.2 基本時(shí)序邏輯功能模塊 　　3.2.1 實(shí)驗(yàn)要求 　　3.2.2 實(shí)驗(yàn)原理 　　3.2.3 實(shí)驗(yàn)步驟 　　3.2.4 實(shí)驗(yàn)總結(jié) 　3.3 組合邏輯電路設(shè)計(jì)   3.4　時(shí)序邏輯電路設(shè)計(jì)  3.5　實(shí)用電路設(shè)計(jì)第4章　設(shè)計(jì)實(shí)例　4.1　模塊調(diào)用    4.1.1　用圖形方式進(jìn)行模塊調(diào)用    4.1.2　用Verilog HDL對(duì)已經(jīng)設(shè)計(jì)好的模塊進(jìn)行調(diào)用　4.2　用多個(gè)always語句實(shí)現(xiàn)  4.3　有限狀態(tài)機(jī)的使用  4.4　LED顯示    4.4.1　靜態(tài)顯示    4.4.2　動(dòng)態(tài)顯示  4.5　鍵盤掃描第5章　常見問題  5.1　編譯時(shí)遇到的問題_    5.1.1　頂層文件設(shè)置不正確    5.1.2　文本文件編譯錯(cuò)誤    5.1.3　圖形文件編譯錯(cuò)誤  5.2　仿真時(shí)遇到的問題  5.3　器件編程時(shí)遇到的問題第6章　綜合實(shí)驗(yàn)平臺(tái)使用說明  6.1　綜合實(shí)驗(yàn)平臺(tái)簡(jiǎn)介  6.2　綜合實(shí)驗(yàn)平臺(tái)的功能模塊  6.3  ALTERA UP3教學(xué)套件  6.4　GX—EDA／SOPC綜合實(shí)驗(yàn)平臺(tái)基本組成    6.4.1  電源模塊    6.4.2　輸入模塊    6.4.3　輸出模塊參考文獻(xiàn)

章節(jié)摘錄

插圖：第1章 概述數(shù)字邏輯是計(jì)算機(jī)科學(xué)與技術(shù)、信息安全、電子信息工程、通信工程、自動(dòng)化等專業(yè)的學(xué)生必修的一門專業(yè)基礎(chǔ)課。要求學(xué)生掌握數(shù)字邏輯的基本理論、基本分析與設(shè)計(jì)方法，具備用Verilog HDL（或VHDL）進(jìn)行數(shù)字邏輯設(shè)計(jì)的能力，為后續(xù)專業(yè)課程的學(xué)習(xí)和今后從事數(shù)字系統(tǒng)設(shè)計(jì)工作打下良好基礎(chǔ)。數(shù)字邏輯是一門理論與實(shí)踐結(jié)合的課程，為提高學(xué)生對(duì)所學(xué)內(nèi)容的感性認(rèn)識(shí)和對(duì)知識(shí)點(diǎn)的理解，培養(yǎng)學(xué)生分析問題、解決問題的能力，還開設(shè)了配套的數(shù)字邏輯實(shí)驗(yàn)課。開設(shè)數(shù)字邏輯實(shí)驗(yàn)課可以鞏固、加深和拓寬課堂教學(xué)的內(nèi)容；可以幫助學(xué)生更好地了解邏輯電路的特性，了解數(shù)字系統(tǒng)設(shè)計(jì)自頂向下的層次概念及模塊化的設(shè)計(jì)思路。隨著電子技術(shù)的發(fā)展，芯片的復(fù)雜程度越來越高，用可編程邏輯器件設(shè)計(jì)出的數(shù)字電路，具有簡(jiǎn)化系統(tǒng)設(shè)計(jì)、增強(qiáng)系統(tǒng)可靠性及靈活性的優(yōu)良性能?？删幊碳夹g(shù)是當(dāng)前電子工程設(shè)計(jì)人員設(shè)計(jì)數(shù)字電路時(shí)所采用的先進(jìn)技術(shù)手段，體現(xiàn)了現(xiàn)代電子技術(shù)的發(fā)展動(dòng)態(tài)，有著較強(qiáng)的實(shí)際應(yīng)用價(jià)值。為使學(xué)生跟上電子技術(shù)的發(fā)展步伐，我們將先進(jìn)的可編程技術(shù)引入實(shí)驗(yàn)教學(xué)，目的就是讓學(xué)生在初步掌握數(shù)字系統(tǒng)設(shè)計(jì)方法的同時(shí)掌握EDA技術(shù)，能夠在計(jì)算機(jī)上使用Qu'artus.Ⅱ 5．0進(jìn)行Verilog語言的編譯、仿真，完成可編程邏輯器件的設(shè)計(jì)。因此實(shí)驗(yàn)就是設(shè)計(jì)的過程，通過Quartus Ⅱ 5．0軟件的使用，要求學(xué)生掌握使用EDA軟件進(jìn)行數(shù)字電路的設(shè)計(jì)與調(diào)試方法；掌握基于Verilog HDL的模塊設(shè)計(jì)方法；最終學(xué)會(huì)多種邏輯電路的分析、設(shè)計(jì)、電路調(diào)試及故障查尋方法。目的是培養(yǎng)學(xué)生在整個(gè)實(shí)驗(yàn)過程中耐心、細(xì)致的科研作風(fēng)，鼓勵(lì)他們勇于開拓創(chuàng)新；培養(yǎng)學(xué)生的實(shí)踐動(dòng)手能力和團(tuán)結(jié)合作精神，以及分析問題和解決問題的能力。

編輯推薦

《基于Quartus2的數(shù)字邏輯實(shí)驗(yàn)教程》特色：《基于Quartus2的數(shù)字邏輯實(shí)驗(yàn)教程》以QuartusⅡ?yàn)榛驹O(shè)計(jì)平臺(tái)．詳細(xì)介紹了從程序設(shè)計(jì)輸入、設(shè)計(jì)綜合、時(shí)序仿真、編程下載到電路調(diào)試的全過程。電子教案可在清華大學(xué)出版社網(wǎng)站下載。

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

    基于Quartus Ⅱ的數(shù)字邏輯實(shí)驗(yàn)教程 PDF格式下載

---