EDA原理及應(yīng)用

前言

隨著半導(dǎo)體技術(shù)的飛速發(fā)展，新電子產(chǎn)品上市周期的縮短，以及數(shù)字化處理技術(shù)的不斷提高，大規(guī)模可編程邏輯器件（PLD）的設(shè)計(jì)成為電子系統(tǒng)設(shè)計(jì)中一個(gè)重要的研究方向和應(yīng)用領(lǐng)域。在現(xiàn)階段，必須依賴于高性能電子設(shè)計(jì)自動(dòng)化EDA技術(shù)，才能完成基于PLD復(fù)雜數(shù)字系統(tǒng)的設(shè)計(jì)。采用PLD比采用專用集成電路ASIC和專用標(biāo)準(zhǔn)部件ADDP的成本低。通過(guò)使用EDA技術(shù)完成PLD設(shè)計(jì)，大大縮短了設(shè)計(jì)周期，適應(yīng)市場(chǎng)對(duì)產(chǎn)品競(jìng)爭(zhēng)力的要求。隨著PLD復(fù)雜度的提高和EDA軟件性能的不斷完善，基于EDA的設(shè)計(jì)原理和方法，越來(lái)越受到EDA設(shè)計(jì)人員的重視。基于硬件描述語(yǔ)言HDL、原理圖、IP核等混合設(shè)計(jì)方法成為PLD設(shè)計(jì)中主要采用的方法。對(duì)PLD的設(shè)計(jì)已經(jīng)發(fā)展到了片上可編程系統(tǒng)SOPC階段，因此要求EDA設(shè)計(jì)人員能夠?qū)崿F(xiàn)軟件和硬件的協(xié)同設(shè)計(jì)。本書(shū)力圖全面系統(tǒng)地介紹基于PLD的EDA設(shè)計(jì)原理和方法。通過(guò)系統(tǒng)介紹EDA的原理和方法，使讀者能夠系統(tǒng)、全面地掌握EDA設(shè)計(jì)方法和應(yīng)用技巧。本書(shū)主要分為以下幾個(gè)部分：（1）EDA的設(shè)計(jì)概論部分。該部分主要是介紹EDA技術(shù)的發(fā)展歷史、EDA技術(shù)所涉及的內(nèi)容、設(shè)計(jì)流程和HDI。硬件描述語(yǔ)言概要。（2）可編程邏輯器件設(shè)計(jì)方法部分。該部分主要介紹了可編程邏輯器件的分類，主要工藝，重點(diǎn)介紹了復(fù)雜可編程邏輯器件CPLD和現(xiàn)場(chǎng)可編程邏輯陣列FPGA的結(jié)構(gòu)，并進(jìn)行了比較。本部分也對(duì)xilinx芯片的性能和結(jié)構(gòu)進(jìn)行了比較詳細(xì)的介紹。

內(nèi)容概要

本書(shū)系統(tǒng)而又全面地介紹了基于EDA技術(shù)的數(shù)字系統(tǒng)設(shè)計(jì)的方法、理論和應(yīng)用。全書(shū)共分13章，內(nèi)容包括EDA設(shè)計(jì)導(dǎo)論、可編程邏輯器件設(shè)計(jì)方法、VHDL語(yǔ)言基礎(chǔ)、數(shù)字邏輯單元設(shè)計(jì)、VHDL高級(jí)設(shè)計(jì)技術(shù)、基于HDL的設(shè)計(jì)輸入、基于原理圖的設(shè)計(jì)輸入、設(shè)計(jì)綜合和行為仿真、設(shè)計(jì)實(shí)現(xiàn)和時(shí)序仿真、設(shè)計(jì)下載和調(diào)試、數(shù)字時(shí)鐘設(shè)計(jì)及實(shí)現(xiàn)、通用異步接收發(fā)送器、數(shù)字電壓表設(shè)計(jì)及實(shí)現(xiàn)。本書(shū)參考了大量最新的設(shè)計(jì)資料，內(nèi)容新穎，理論與應(yīng)用并重，充分反映了基于EDA技術(shù)的數(shù)字系統(tǒng)設(shè)計(jì)的最新方法和技術(shù)，可以幫助讀者盡快掌握EDA設(shè)計(jì)方法和技術(shù)。　　本書(shū)可作為相關(guān)專業(yè)開(kāi)設(shè)EDA原理及應(yīng)用課程的本科教學(xué)參考書(shū)，亦可作為從事EDA數(shù)字系統(tǒng)設(shè)計(jì)的相關(guān)教師、研究生和科技人員自學(xué)參考書(shū)，也可作為Xilinx公司的培訓(xùn)教材。

書(shū)籍目錄

第1章 EDA設(shè)計(jì)導(dǎo)論  1.1 EDA技術(shù)綜述　　1.1.1 EDA技術(shù)發(fā)展歷史　　1.1.2 EDA技術(shù)含義　　1.1.3 EDA技術(shù)主要內(nèi)容  1.2 PLD設(shè)計(jì)方法學(xué)　　1.2.1 PLD設(shè)計(jì)概論　　1.2.2 PLD設(shè)計(jì)流程　　1.2.3 SOPC設(shè)計(jì)流程  1.3 HDL硬件描述語(yǔ)言　　1.3.1 HDL硬件描述語(yǔ)言概念　　1.3.2 HDL語(yǔ)言特點(diǎn)和比較　　1.3.3 HDL語(yǔ)言最新發(fā)展  習(xí)題第2章 可編程邏輯器件設(shè)計(jì)方法  2.1 可編程邏輯器件基礎(chǔ)　　2.1.1 可編程邏輯器件概述　　2.1.2 可編程邏輯器件的發(fā)展歷史  2.2 PLD芯片制造工藝  2.3 PLD芯片結(jié)構(gòu)　　2.3.1 CPLD原理及結(jié)構(gòu)　　2.3.2 FPGA原理及結(jié)構(gòu)　　2.3.3 CPLD和FPGA比較　　2.3.4 PLD選擇原則  2.4 Xilinx公司芯片簡(jiǎn)介　　2.4.1 Xilinx CPLD芯片介紹    2.4.2 Xilinx FPGA芯片介紹    2.4.3 Xilinx PROM芯片介紹  習(xí)題2第3章 VHDL語(yǔ)言基礎(chǔ)  3.1 VHDL程序結(jié)構(gòu)　　3.1.1 VHDL程序結(jié)構(gòu)概述　　3.1.2 VHDL程序?qū)嶓w　　3.1.3 VHDL結(jié)構(gòu)體   3.2 VHDL語(yǔ)言描述風(fēng)格　　3.2.1 結(jié)構(gòu)體行為描述　　3.2.2 結(jié)構(gòu)體數(shù)據(jù)流描述　　3.2.3 結(jié)構(gòu)體結(jié)構(gòu)化描述  3.3 設(shè)計(jì)資源共享　　3.3.1 庫(kù)　　3.3.2 包集合　　3.3.3 子程序和函數(shù)　　3.3.4 元件配置  3.4 VHDL語(yǔ)言的文字規(guī)則　　3.4.1 數(shù)字型文字　　3.4.2 字符型文字　　3.4.3 標(biāo)識(shí)符　　3.4.4 下標(biāo)名及下標(biāo)段名  3.5 VHDL語(yǔ)言數(shù)據(jù)對(duì)象、類型和屬性　　3.5.1 VHDL中的數(shù)據(jù)對(duì)象　　3.5.2 VHDL中的數(shù)據(jù)類型　　3.5.3 VHDL中的預(yù)定義屬性  3.6 VHDL語(yǔ)言的操作符  3.7 VHDL的順序描述語(yǔ)句　　3.7.1 對(duì)象賦值語(yǔ)句　　3.7.2 轉(zhuǎn)向控制語(yǔ)句　　3.7.3 斷言語(yǔ)句  3.8 VHDL的并發(fā)描述語(yǔ)句　　3.8.1 進(jìn)程描述語(yǔ)句 　　3.8.3 條件信號(hào)賦值語(yǔ)句　　3.8.4 選擇信號(hào)賦值語(yǔ)句　　3.8.5 并行過(guò)程調(diào)用語(yǔ)句　　3.8.6 塊語(yǔ)句  3.9 VHDL元件聲明及例化語(yǔ)句　　3.9.1 層次化設(shè)計(jì)　　3.9.2 元件聲明　　3.9.3 元件例化　　3.9.4 生成語(yǔ)句  3.10 VHDL的文件操作  習(xí)題第4章 數(shù)字邏輯單元設(shè)計(jì)第5章 VHDL高級(jí)設(shè)計(jì)技術(shù)第6章 基于HDL的設(shè)計(jì)輸入第7章 基于原理圖的設(shè)計(jì)輸入第8章 設(shè)計(jì)綜合和行為仿真第9章 設(shè)計(jì)實(shí)現(xiàn)和時(shí)序仿真第10章 設(shè)計(jì)下載和調(diào)試第11章 數(shù)字時(shí)鐘設(shè)計(jì)及實(shí)現(xiàn)第12章 通用異步接收發(fā)送器設(shè)計(jì)及實(shí)現(xiàn)第13章 數(shù)字電壓表設(shè)計(jì)及實(shí)現(xiàn)參考文獻(xiàn)

章節(jié)摘錄

插圖：第1章 EDA設(shè)計(jì)導(dǎo)論本章主要介紹EDA技術(shù)綜述、PLD設(shè)計(jì)方法學(xué)、HDL硬件描述語(yǔ)言。在EDA技術(shù)綜述部分重點(diǎn)介紹EDA技術(shù)發(fā)展歷史、EDA技術(shù)含義、EDA技術(shù)主要內(nèi)容；在PLD設(shè)計(jì)方法學(xué)部分，介紹PLD設(shè)計(jì)概論、PLD設(shè)計(jì)流程、SOPC設(shè)計(jì)流程；在HDL硬件描述語(yǔ)言部分，介紹HDL硬件描述語(yǔ)言概念、HDL語(yǔ)言特點(diǎn)和比較、HDL語(yǔ)言最新發(fā)展。這章主要目的是讓讀者通過(guò)對(duì)本章內(nèi)容的學(xué)習(xí)對(duì)EDA技術(shù)有一個(gè)初步了解，為學(xué)習(xí)后續(xù)章節(jié)的內(nèi)容打下良好的基礎(chǔ)。1.1 EDA技術(shù)綜述1.1.1 EDA技術(shù)發(fā)展歷史EDA技術(shù)伴隨著計(jì)算機(jī)、集成電路、電子系統(tǒng)設(shè)計(jì)的發(fā)展，經(jīng)歷了計(jì)算機(jī)輔助設(shè)計(jì)(Computer Assist Design，CAD)，計(jì)算機(jī)輔助工程設(shè)計(jì)(Computer Assist Engiheering，CAE)和電子設(shè)計(jì)自動(dòng)化(Electronic：Design Automation，EDA)三個(gè)發(fā)展階段。1．計(jì)算機(jī)輔助設(shè)計(jì)階段早期的電子系統(tǒng)硬件設(shè)計(jì)采用的是分立元件，隨著集成電路的出現(xiàn)和應(yīng)用，硬件設(shè)計(jì)進(jìn)入到發(fā)展的初級(jí)階段。初級(jí)階段的硬件設(shè)計(jì)大量選用中小規(guī)模標(biāo)準(zhǔn)集成電路，人們將這些器件焊接在電路板上，做成初級(jí)電子系統(tǒng)，對(duì)電子系統(tǒng)的調(diào)試是在組裝好的PCB(Printed Circuit Board)板上進(jìn)行的。

編輯推薦

《EDA原理及應(yīng)用》特色：《EDA原理及應(yīng)用》系統(tǒng)地介紹了基于PLD的EDA設(shè)計(jì)原理和方法，內(nèi)容主要括：EDA設(shè)計(jì)概論、可編程邏輯器件設(shè)計(jì)方法、硬件描述語(yǔ)言VHDL、邏輯單元設(shè)計(jì)、高性能代碼設(shè)計(jì)、IP核設(shè)計(jì)技術(shù)、EDA設(shè)計(jì)流程，最后給出通用異步接收發(fā)送器和數(shù)字濾波器的完整設(shè)計(jì)實(shí)例，以幫助學(xué)學(xué)者全面掌握EDA設(shè)計(jì)方法和應(yīng)用技巧。書(shū)中結(jié)合內(nèi)容給出大量設(shè)計(jì)示例程序和習(xí)題?！禘DA原理及應(yīng)用》可作為高校信息類專業(yè)EDA相關(guān)課程的教材，也可作為相關(guān)培訓(xùn)課程教學(xué)用書(shū)，及科研工作者和應(yīng)用開(kāi)發(fā)人員的的參考用書(shū)。為第1章 計(jì)算機(jī)設(shè)計(jì)基礎(chǔ)理論.1.1 信息與信息處理1.1.1 信息與媒體1.1.2 信息處理與數(shù)據(jù)1.2 限位記數(shù)1.2.1 限位記數(shù)的基本概念1.2.2 補(bǔ)碼制1.2.3 補(bǔ)碼和反碼的關(guān)系1.2.4 補(bǔ)碼制加法的溢出1.2.5 變減法為加法1.3 任意進(jìn)制數(shù)1.3.1 任意進(jìn)制數(shù)概述1.3.2 任意進(jìn)制數(shù)互化1.4 二進(jìn)制數(shù)1.4.1 二進(jìn)制數(shù)的加減法1.4.2 超長(zhǎng)二進(jìn)制數(shù)1.4.3 二進(jìn)制數(shù)的基數(shù)表示法1.5 信息編碼1.5.1 圖形文字?jǐn)?shù)值化1.5.2 顏色的數(shù)值化1.5.3 模擬信息的數(shù)值化1.5.4 ASCII編碼1.5.5 漢字庫(kù)與機(jī)內(nèi)碼1.5.6 外碼1.6 布爾代數(shù)1.6.1 布爾代數(shù)的概念1.6.2 布爾代數(shù)的基本運(yùn)算規(guī)則1.6.3 異或1.7 邏輯電路1.7.1 二極管和三極管1.7.2 基本邏輯門(mén)電路1.8 依據(jù)表達(dá)式做電路1.8.1 組合電路1.8.2 邏輯電路的畫(huà)法1.9 真值表與邏輯函數(shù)1.9.1 邏輯真值表1.9.2 由真值表求邏輯函數(shù)1.9.3 變量無(wú)關(guān)1.9.4 加法運(yùn)算的邏輯表示1.9.5 邏輯表達(dá)式的化簡(jiǎn)習(xí)題一第2章 邏輯計(jì)算機(jī)2.1 計(jì)算機(jī)邏輯結(jié)構(gòu)2.1.1 計(jì)算機(jī)的基本邏輯結(jié)構(gòu)2.1.2 指令執(zhí)行的設(shè)想2.2 指令執(zhí)行要件與執(zhí)行過(guò)程2.2.1 程序計(jì)數(shù)器2.2.2 指令和數(shù)據(jù)存儲(chǔ)器2.2.3 指令分析設(shè)備2.2.4 指令執(zhí)行設(shè)備2.2.5 指令執(zhí)行控制器2.2.6 必要的附屬設(shè)備2.2.7 指令執(zhí)行一般過(guò)程2.3 部件關(guān)聯(lián)與信息傳輸2.3.1 并行傳輸與串行傳輸2.3.2 同步傳輸和異步傳輸2.3.3 同步總線連接結(jié)構(gòu)2.4 計(jì)算機(jī)的分類2.4.1 通用與專用計(jì)算機(jī)2.4.2 計(jì)算機(jī)的規(guī)模2.4.3 單處理器計(jì)算機(jī)與多處理器計(jì)算機(jī)2.4.4 動(dòng)態(tài)計(jì)算機(jī)2.4.5 計(jì)算機(jī)網(wǎng)絡(luò)習(xí)題二第3章 EDA設(shè)計(jì)工具3.1 建立工程項(xiàng)目3.1.1 啟動(dòng)QuanusII6.03.1.2 建立項(xiàng)目3.2 設(shè)計(jì)文件3.2.1 原理圖設(shè)計(jì)3.2.2 VerilogHDL語(yǔ)言設(shè)計(jì)3.3 原理圖轉(zhuǎn)換和程序編輯3.4 編譯與器件封裝3.4.1 局部工程編譯3.4.2 封裝成器件放人用戶庫(kù)3.5 電路仿真3.5.1 建立仿真文件3.5.2 仿真設(shè)置工具3.5.3 功能仿真3.5.4 時(shí)序仿真3.6 工程下載驗(yàn)證習(xí)題三第4章 常用基本器件設(shè)計(jì)4.1 寄存器設(shè)計(jì)4.1.1 寄存器原理圖設(shè)計(jì)4.1.2 寄存器工作原理4.1.3 寄存器的語(yǔ)言描述4.1.4 寄存器仿真4.2 加減法運(yùn)算器設(shè)計(jì)4.2.1 加減法單元原理圖設(shè)計(jì)..4.2.2 加減單元的編碼4.2.3 多位加減單元的連接4.2.4 多位加減單元連接編程4.2.5 加減法運(yùn)算器原理圖設(shè)計(jì)4.2.6 加減法運(yùn)算器程序描述4.2.7 加減法運(yùn)算器仿真4.3 同步計(jì)數(shù)器設(shè)計(jì)I.3.1 設(shè)備同步工作4.3.2 程序計(jì)數(shù)器4.3.3 通用計(jì)數(shù)器4.4 標(biāo)志線的設(shè)計(jì)4.4.1 累加器的標(biāo)志線設(shè)計(jì)4.4.2 數(shù)據(jù)監(jiān)測(cè)標(biāo)志設(shè)計(jì)4.5 移位運(yùn)算器的設(shè)計(jì)4.5.1 原理圖設(shè)計(jì)4.5.2 移位運(yùn)算器程序描述4.5.3 移位運(yùn)算器仿真4.6 乘法運(yùn)算器的設(shè)計(jì)4.6.1 乘法手算形式分析4.6.2 乘法陣列原理圖設(shè)計(jì)4.6.3 乘法陣列的編碼4.6.4 有符號(hào)數(shù)乘法運(yùn)算器4.7 除法運(yùn)算器設(shè)計(jì)4.7.1 除法手算的形式分析4.7.2 減法運(yùn)算器設(shè)計(jì)4.7.3 除法陣列設(shè)計(jì)4.7.4 除法行單元電路4.7.5 正數(shù)除法電路設(shè)計(jì)4.7.6 有符號(hào)除法運(yùn)算器設(shè)計(jì)分析4.7.7 對(duì)稱區(qū)間的除法運(yùn)算器4.7.8 實(shí)用除法運(yùn)算器要件4.7.9 實(shí)用除法運(yùn)算器整體設(shè)計(jì)4.8 譯碼器的設(shè)計(jì)4.8.1 譯碼器電路設(shè)計(jì)4.8.2 譯碼器的程序描述4.8.3 選擇與通斷控制電路4.9 節(jié)拍器的設(shè)計(jì)4.9.1 電路設(shè)計(jì)4.9.2 程序描述4.9.3 工作原理4.1 0存儲(chǔ)器的設(shè)計(jì)4.1 0.1 地址譯碼器設(shè)計(jì)4.1 0.2 存儲(chǔ)單元設(shè)計(jì)4.1 0.3 256存儲(chǔ)單元存儲(chǔ)器4.1 0.4 大容量存儲(chǔ)器設(shè)計(jì)習(xí)題四第5章 控制矩陣設(shè)計(jì)方法5.1 控制矩陣設(shè)計(jì)的基本方法5.1.1 在數(shù)據(jù)庫(kù)中建表5.1.2 生成VerilogHDL程序描述5.2 模塊描述生成器5.2.1 模塊描述生成器的安裝5.2.2 模塊描述生成器的使用5.2.3 模塊描述生成器的設(shè)計(jì)程序習(xí)題五第6章 計(jì)算機(jī)設(shè)計(jì)實(shí)例6.1 計(jì)算機(jī)整體設(shè)計(jì)6.1.1 計(jì)算機(jī)組成結(jié)構(gòu)6.1.2 計(jì)算機(jī)功能設(shè)計(jì)目標(biāo)6.1.3 確定指令系統(tǒng)6.2 器件設(shè)計(jì)的描述6.2.1 譯碼器6.2.2 節(jié)拍器6.2.3 寄存器與指針6.2.4 alu設(shè)計(jì)6.2.5 存儲(chǔ)器的設(shè)計(jì)6.2.6 存儲(chǔ)器部件6.3 總線結(jié)構(gòu)設(shè)計(jì)6.3.1 連接存儲(chǔ)器和運(yùn)算器6.3.2 累加器.計(jì)數(shù)器連人總線6.3.3 操作數(shù)寄存器.數(shù)據(jù)寄存器.輸出寄存器連人總線6.4 指令系統(tǒng)設(shè)計(jì)6.4.1 指令全程分析6.4.2 計(jì)算機(jī)指令全程表6.5 控制器設(shè)計(jì)6.5.1 控制矩陣設(shè)計(jì)6.5.2 組織控制器6.6 輸入接口設(shè)備設(shè)計(jì)6.6.1 緩沖區(qū)接口電路6.6.2 輸入接口解決的問(wèn)題6.6.3 操作系統(tǒng)的設(shè)計(jì)6.6.4 操作系統(tǒng)的發(fā)展6.7 計(jì)算機(jī)總體設(shè)計(jì)6.7.1 頂層結(jié)構(gòu)6.7.2 輸入程序數(shù)據(jù)控制6.8 程序運(yùn)行仿真6.8.1 仿真程序的輸入方法6.8.2 觀察仿真波形6.9 工程下載與檢測(cè)6.9.1 時(shí)鐘設(shè)計(jì)6.9.2 頂層文件與連接驅(qū)動(dòng)程序6.9.3 檢驗(yàn)程序執(zhí)行習(xí)題六參考文獻(xiàn)

圖書(shū)封面

圖書(shū)標(biāo)簽Tags

無(wú)

評(píng)論、評(píng)分、閱讀與下載

---

    EDA原理及應(yīng)用 PDF格式下載

---