計算機組成與結(jié)構(gòu)

內(nèi)容概要

　　《普通高等教育“十一五”國家級規(guī)劃教材·清華大學(xué)計算機系列教材：計算機組成與結(jié)構(gòu)（第4版）》共分12章，第1章～第10章主要論述計算機的基本組成原理和結(jié)構(gòu)。內(nèi)容包括數(shù)制和碼制，基本邏輯部件，構(gòu)成整個計算機系統(tǒng)的中央處理器（CPU）、存儲器系統(tǒng)、輸入輸出（I/O）系統(tǒng)以及計算機網(wǎng)絡(luò)等。并注意與當代先進的計算機技術(shù)相結(jié)合，例如在書中討論了流水線組織、多級cache、系統(tǒng)總線和外設(shè)接口的最新進展等。第11章全面討論了各種類型的計算機，諸如微機、便攜機、PDA、工作站／服務(wù)器、多媒體、并行多處理機等。第12章簡單介紹了計算機的硬件設(shè)計方法。《普通高等教育“十一五”國家級規(guī)劃教材·清華大學(xué)計算機系列教材：計算機組成與結(jié)構(gòu)（第4版）》可作為理工科大學(xué)生學(xué)習(xí)“計算機組成與結(jié)構(gòu)”課程或“計算機組成原理”課程的教科書，也可供從事計算機事業(yè)的工程技術(shù)人員參考。

書籍目錄

第1章 計算機系統(tǒng)概論
1.1 計算機的語言
1.2 計算機的硬件
1.3 計算機系統(tǒng)的層次結(jié)構(gòu)
1.4 電子計算機的發(fā)展簡史
1.5 計算機的應(yīng)用
1.6 計算機網(wǎng)絡(luò)
1.6.1 計算機網(wǎng)絡(luò)基礎(chǔ)知識
1.6.2 局域網(wǎng)
1.6.3 廣域網(wǎng)和網(wǎng)絡(luò)協(xié)議（ISO/OSI基本參考模型、TCP／IP協(xié){
1.6.4 網(wǎng)絡(luò)互連設(shè)備
習(xí)題
第2章 計算機的邏輯部件
2.1 計算機中常用的組合邏輯電路
2.1.1 三態(tài)電路
2.1.2 異或門及其應(yīng)用
2.1.3 加法器
2.1.4 算術(shù)邏輯單元
2.1.5 譯碼器
2.1.6 數(shù)據(jù)選擇器
2.2 時序邏輯電路
2.2.1 觸發(fā)器
2.2.2 寄存器和移位寄存器
2.2.3 計數(shù)器
2.3 陣列邏輯電路
2.3.1 只讀存儲器（ROM）
2.3.2 可編程序邏輯陣列（PLA）
2.3.3 可編程序陣列邏輯（PAL）
2.3.4 通用陣列邏輯（GAL）
2.3.5 門陣列（GA）、宏單元陣列（MCA）、標準單元陣列（SCA）
2.3.6 可編程序門陣列（PGA）
習(xí)題
第3章 運算方法和運算部件
3.1 數(shù)據(jù)的表示方法和轉(zhuǎn)換
3.1.1 數(shù)值型數(shù)據(jù)的表示和轉(zhuǎn)換
3.1.2 十進制數(shù)的編碼與運算
3.2 帶符號的二進制數(shù)據(jù)在計算機中的表示方法及加減法運算
3.2.1 原碼、補碼、反碼及其加減法運算
3.2.2 加減法運算的溢出處理
3.2.3 定點數(shù)和浮點數(shù)
3.3 二進制乘法運算
3.3.1 定點數(shù)一位乘法
3.3.2 定點數(shù)二位乘法
3.3.3 陣列乘法器
3.4 二進制除法運算
3.4.1 定點除法運算
3.4.2 提高除法運算速度的方法舉例
3.5 浮點數(shù)的運算方法
3.5.1 浮點數(shù)的加減法運算
3.5.2 浮點數(shù)的乘除法運算
3.6 運算部件
3.7 數(shù)據(jù)校驗碼
3.7.1 奇偶校驗碼
3.7.2 海明校驗碼
3.7.3 循環(huán)冗余校驗（CRC）碼
習(xí)題
第4章 主存儲器
4.1 主存儲器處于全機中心地位
4.2 主存儲器分類
4.3 主存儲器的主要技術(shù)指標
4.4 主存儲器的基本操作
4.5 讀／寫存儲器
4.6 非易失性半導(dǎo)體存儲器
4.7 DRAM的研制與發(fā)展
4.8 半導(dǎo)體存儲器的組成與控制
4.9 多體交叉存儲器
4.9.1 編址方式
4.9.2 重疊與交叉存取控制
習(xí)題
……
第5章 指令系統(tǒng)
第6章 中央處理器
第7章 存儲系統(tǒng)
第8章 輔助存儲器
第9章 輸入輸出（I/O）設(shè)備
第10章 輸入輸出（I/O）系統(tǒng)
第11章 計算機系統(tǒng)
第12章 計算機硬件設(shè)計和實現(xiàn)導(dǎo)論
習(xí)題答案
參考文獻

章節(jié)摘錄

版權(quán)頁：   插圖：   輸入輸出系統(tǒng)包括外部設(shè)備（輸入輸出設(shè)備和輔助存儲器）及其與主機（CPU和存儲器）之間的控制部件。后者稱之為設(shè)備控制器，諸如磁盤控制器、打印機控制器等，有時也稱為設(shè)備適配器或接口，其作用是控制并實現(xiàn)主機與外部設(shè)備之間的數(shù)據(jù)傳送。有關(guān)設(shè)備本身的情況已在第8和第9章敘述，本章主要介紹設(shè)備控制器的工作原理及其與主機之間傳送數(shù)據(jù)的協(xié)議，即系統(tǒng)總線和I／O總線。至于設(shè)備控制器與設(shè)備之間的連接在第8章中已經(jīng)涉及，在本章的外設(shè)接口中將繼續(xù)進行討論。在本書中，外部設(shè)備即是外圍設(shè)備，并以E表示字節(jié)（Byte），b表示位（bit）。 10.1.1 輸入輸出設(shè)備的編址及設(shè)備控制器的基本功能 為了CPU便于對I／O設(shè)備進行尋址和選擇，必須給眾多的I／O設(shè)備進行編址，也就是給每一臺設(shè)備規(guī)定一些地址碼，稱為設(shè)備號或設(shè)備代碼。 隨著CPU對I／O設(shè)備下達命令方式的不同而有以下兩種尋址方法。 （1）專設(shè)I／O指令。例如指令I(lǐng)N完成輸入，指令OUT完成輸出操作。指令的地址碼字段指出輸入輸出設(shè)備的設(shè)備代碼。 （2）利用訪存（取數(shù)／存數(shù)）指令完成I／O功能。使用這種方法時，從主存的地址空間中分出一部分地址碼作為I／O的設(shè)備代碼，當訪問到這些地址時，表示被訪的不是主存儲器，而是I／O設(shè)備寄存器（例如設(shè)備數(shù)據(jù)緩沖寄存器或設(shè)備狀態(tài)寄存器等）。 IBM PC等系列計算機設(shè)置有專門的I／O指令，設(shè)備的編址可達512個，部分設(shè)備的地址碼如表10.1所示。 從表中可見，每一臺設(shè)備占用了若干個地址碼，分別表示相應(yīng)的設(shè)備控制器中的寄存器地址。各寄存器的地址碼不得相同，具有唯一性。 設(shè)備控制器（I／O接口）的基本功能如下。 （1）實現(xiàn)主機和外圍設(shè)備之間的數(shù)據(jù)傳送控制。其中包括同步控制、設(shè)備選擇和中斷控制等。DMA設(shè)備還應(yīng)具有直接訪問存儲器功能，在接口中要規(guī)定中斷請求級別和DMA請求級別，訪問主存時要給出存儲器地址。 CPU發(fā)I／O數(shù)據(jù)傳送命令時，必須指明設(shè)備地址碼，經(jīng)各設(shè)備接口譯碼后，讓選中的設(shè)備參加數(shù)據(jù)傳送。 （2）實現(xiàn)數(shù)據(jù)緩沖，以達到主機同外圍設(shè)備之間的速度匹配。在接口電路中，一般設(shè)置一個或幾個數(shù)據(jù)緩沖寄存器。在傳送過程中，先將數(shù)據(jù)送入數(shù)據(jù)緩沖寄存器，然后再送到目的設(shè)備（輸出）或主機（輸入）。 （3）接受主機的命令，提供設(shè)備接口的狀態(tài)，并按照主機的命令控制設(shè)備。輸入輸出接口類型如下。 （1）按照數(shù)據(jù)傳送的寬度可分為并行接口和串行接口。在并行接口中，設(shè)備和接口是將一個字節(jié)（或字）的所有位同時傳送。在串行接口中，設(shè)備和接口間的數(shù)據(jù)是一位一位串行傳送的，而接口和主機之間是按字節(jié)或字并行傳送。接口要完成數(shù)據(jù)格式的串一并變換。在10.6.3節(jié)將舉例說明。 （2）按照數(shù)據(jù)傳送的控制方式可分成程序控制輸入輸出接口，程序中斷輸入輸出接口和直接存儲器存?。―MA）接口等。

編輯推薦

《普通高等教育"十一五"國家級規(guī)劃教材?清華大學(xué)計算機系列教材:計算機組成與結(jié)構(gòu)(第4版)》可作為理工科大學(xué)生學(xué)習(xí)“計算機組成與結(jié)構(gòu)”課程或“計算機組成原理”課程的教科書，也可供從事計算機事業(yè)的工程技術(shù)人員參考。

圖書封面

圖書標簽Tags

無

評論、評分、閱讀與下載

---

    計算機組成與結(jié)構(gòu) PDF格式下載

---