出版時(shí)間:2007-6 出版社:清華大學(xué)出版社 作者:Himanshu bhatnagar 頁(yè)數(shù):237
Tag標(biāo)簽:無(wú)
內(nèi)容概要
本書(shū)第2版描述了使用Synopsys工具進(jìn)行ASIC芯片綜合、物理綜合、形式驗(yàn)證和靜態(tài)時(shí)序分析的最新概念和技術(shù),同時(shí)針對(duì)VDSM(超深亞微米)工藝的完整ASIC設(shè)計(jì)流程的設(shè)計(jì)方法進(jìn)行了深入的探討。 本書(shū)的重點(diǎn)是使用Synopsys工具解決各種VDSM問(wèn)題的實(shí)際應(yīng)用。讀者將詳細(xì)了解有效處理復(fù)雜亞微米ASIC的設(shè)計(jì)方法,其重點(diǎn)是HDL的編碼風(fēng)格、綜合和優(yōu)化、動(dòng)態(tài)仿真、形式驗(yàn)證、DFT掃描插入、lmks to layout、物理綜合和靜態(tài)時(shí)序分析。在每個(gè)步驟中,確定了設(shè)計(jì)流程中每一部分的問(wèn)題,并詳細(xì)描述了解決方法。此外,對(duì)包括與時(shí)鐘樹(shù)綜合和links t0 layo[1t等版圖相關(guān)的問(wèn)題也進(jìn)行了較詳細(xì)的論述。而且,本書(shū)還對(duì)Synosys基本的工藝庫(kù)、HDL編碼風(fēng)格以及最佳的綜合解決方案進(jìn)行了深入探討。 本書(shū)的讀者對(duì)象是ASIC設(shè)計(jì)工程師和正在學(xué)習(xí)關(guān)于ASIC芯片綜合以及DFT技術(shù)的VLSI高級(jí)課程的碩士研究生。
作者簡(jiǎn)介
Himanshu Bhamagar是位于美國(guó)加州新港海灘(Newport Beach)的科勝訊(Conexant)系統(tǒng)公司ASIC設(shè)計(jì)小組的領(lǐng)導(dǎo)??苿儆嵪到y(tǒng)公司是世界上最大的專(zhuān)門(mén)提供半導(dǎo)體通信電子產(chǎn)品的公司。Himanshu在使用Synopsys和其他EDA工具廠(chǎng)商提供的最新的高性能工具來(lái)定義下一代的ASIC設(shè)計(jì)流程方
書(shū)籍目錄
第1章 ASIC設(shè)計(jì)方法學(xué) 1.1 傳統(tǒng)的設(shè)計(jì)流程 1.1.1 規(guī)范和RTL編碼 1.1.2 動(dòng)態(tài)仿真 1.1.3 約束、綜合和掃描插入 1.1.4 形式驗(yàn)證 1.1.5 使用PrimeTime進(jìn)行靜態(tài)時(shí)序分析 1.1.6 布局、布線(xiàn)和驗(yàn)證 1.1.7 工程改變命令 1.2 Physical Compiler流程 1.2.1 物理綜合 1.3 小結(jié)第2章 入門(mén)指南靜態(tài)時(shí)序分析與綜合 2.1 設(shè)計(jì)示例 2.2 初始設(shè)置 2.3 傳統(tǒng)流程 2.3.1 布圖前的步驟 2.3.2 布圖后步驟 2.4 Physical Compiler流程 2.5 小結(jié)第3章 基本概念 3.1 Synopsys產(chǎn)品 3.2 綜合環(huán)境 3.2.1 啟動(dòng)文件 3.2.2 系統(tǒng)庫(kù)變量 3.3 對(duì)象、變量和屬性 3.3.1 設(shè)計(jì)對(duì)象 3.3.2 變量 3.3.3 屬性 3.4 找尋設(shè)計(jì)對(duì)象 3.5 Synopsys格式 3.6 數(shù)據(jù)組織 3.7 設(shè)計(jì)輸入 3.8 編譯指令 3.8.1 HDL編譯器指令 3.8.2 VHDL編譯器指令 3.9 小結(jié)第4章 Synopsys工藝庫(kù) 4.1 工藝庫(kù) 4.1.1 邏輯庫(kù) 4.1.2 物理庫(kù) 4.2 邏輯庫(kù)基礎(chǔ) 4.2.1 庫(kù)類(lèi) 4.2.2 庫(kù)級(jí)屬性 4.2.3 環(huán)境描述 4.2.4 單元描述 4.3 延時(shí)計(jì)算 4.3.1 延時(shí)模型 4.3.2 延時(shí)計(jì)算問(wèn)題 4.4 何謂好庫(kù)? 4.5 小結(jié)第5章 劃分和編碼風(fēng)格 5.1 綜合劃分 5.2 何謂RTL? 5.2.1 軟件與硬件 5.3 通用指導(dǎo)方針 5.3.1 工藝無(wú)關(guān) 5.3.2 時(shí)鐘相關(guān)邏輯 5.3.3 頂層沒(méi)有粘合邏輯 ……第6章 設(shè)計(jì)約束第7章 優(yōu)化設(shè)計(jì)第8章 可測(cè)性設(shè)計(jì)第9章 LINKS TO LAYOUT和布圖后優(yōu)化——包括時(shí)鐘樹(shù)插入第10章 物理綜合第11章 SDF生成——為動(dòng)態(tài)時(shí)序仿真第12章 PRIMETIME基礎(chǔ)第13章 靜態(tài)時(shí)序分析——使用Prime Time附錄A 使用Physical Compiler的一個(gè)新的時(shí)序閉合方法附錄B Makefile實(shí)例
編輯推薦
《高級(jí)ASIC芯片綜合》(第2版)(翻譯版)的讀者對(duì)象是ASIC設(shè)計(jì)工程師和正在學(xué)習(xí)關(guān)于ASIC芯片綜合以及DFT技術(shù)的VLSI高級(jí)課程的碩士研究生。
圖書(shū)封面
圖書(shū)標(biāo)簽Tags
無(wú)
評(píng)論、評(píng)分、閱讀與下載
250萬(wàn)本中文圖書(shū)簡(jiǎn)介、評(píng)論、評(píng)分,PDF格式免費(fèi)下載。 第一圖書(shū)網(wǎng) 手機(jī)版