內(nèi)容概要
本書第2版描述了使用Synopsys工具進行ASIC芯片綜合、物理綜合、形式驗證和靜態(tài)時序分析的最新概念和技術(shù),同時針對VDSM(超深亞微米)工藝的完整ASIC設(shè)計流程的設(shè)計方法進行了深入的探討。 本書的重點是使用Synopsys工具解決各種VDSM問題的實際應(yīng)用。讀者將詳細了解有效處理復(fù)雜亞微米ASIC的設(shè)計方法,其重點是HDL的編碼風(fēng)格、綜合和優(yōu)化、動態(tài)仿真、形式驗證、DFT掃描插入、lmks to layout、物理綜合和靜態(tài)時序分析。在每個步驟中,確定了設(shè)計流程中每一部分的問題,并詳細描述了解決方法。此外,對包括與時鐘樹綜合和links t0 layo[1t等版圖相關(guān)的問題也進行了較詳細的論述。而且,本書還對Synosys基本的工藝庫、HDL編碼風(fēng)格以及最佳的綜合解決方案進行了深入探討。 本書的讀者對象是ASIC設(shè)計工程師和正在學(xué)習(xí)關(guān)于ASIC芯片綜合以及DFT技術(shù)的VLSI高級課程的碩士研究生。
作者簡介
Himanshu Bhamagar是位于美國加州新港海灘(Newport Beach)的科勝訊(Conexant)系統(tǒng)公司ASIC設(shè)計小組的領(lǐng)導(dǎo)??苿儆嵪到y(tǒng)公司是世界上最大的專門提供半導(dǎo)體通信電子產(chǎn)品的公司。Himanshu在使用Synopsys和其他EDA工具廠商提供的最新的高性能工具來定義下一代的ASIC設(shè)計流程方
書籍目錄
第1章 ASIC設(shè)計方法學(xué) 1.1 傳統(tǒng)的設(shè)計流程 1.1.1 規(guī)范和RTL編碼 1.1.2 動態(tài)仿真 1.1.3 約束、綜合和掃描插入 1.1.4 形式驗證 1.1.5 使用PrimeTime進行靜態(tài)時序分析 1.1.6 布局、布線和驗證 1.1.7 工程改變命令 1.2 Physical Compiler流程 1.2.1 物理綜合 1.3 小結(jié)第2章 入門指南靜態(tài)時序分析與綜合 2.1 設(shè)計示例 2.2 初始設(shè)置 2.3 傳統(tǒng)流程 2.3.1 布圖前的步驟 2.3.2 布圖后步驟 2.4 Physical Compiler流程 2.5 小結(jié)第3章 基本概念 3.1 Synopsys產(chǎn)品 3.2 綜合環(huán)境 3.2.1 啟動文件 3.2.2 系統(tǒng)庫變量 3.3 對象、變量和屬性 3.3.1 設(shè)計對象 3.3.2 變量 3.3.3 屬性 3.4 找尋設(shè)計對象 3.5 Synopsys格式 3.6 數(shù)據(jù)組織 3.7 設(shè)計輸入 3.8 編譯指令 3.8.1 HDL編譯器指令 3.8.2 VHDL編譯器指令 3.9 小結(jié)第4章 Synopsys工藝庫 4.1 工藝庫 4.1.1 邏輯庫 4.1.2 物理庫 4.2 邏輯庫基礎(chǔ) 4.2.1 庫類 4.2.2 庫級屬性 4.2.3 環(huán)境描述 4.2.4 單元描述 4.3 延時計算 4.3.1 延時模型 4.3.2 延時計算問題 4.4 何謂好庫? 4.5 小結(jié)第5章 劃分和編碼風(fēng)格 5.1 綜合劃分 5.2 何謂RTL? 5.2.1 軟件與硬件 5.3 通用指導(dǎo)方針 5.3.1 工藝無關(guān) 5.3.2 時鐘相關(guān)邏輯 5.3.3 頂層沒有粘合邏輯 ……第6章 設(shè)計約束第7章 優(yōu)化設(shè)計第8章 可測性設(shè)計第9章 LINKS TO LAYOUT和布圖后優(yōu)化——包括時鐘樹插入第10章 物理綜合第11章 SDF生成——為動態(tài)時序仿真第12章 PRIMETIME基礎(chǔ)第13章 靜態(tài)時序分析——使用Prime Time附錄A 使用Physical Compiler的一個新的時序閉合方法附錄B Makefile實例
編輯推薦
《高級ASIC芯片綜合》(第2版)(翻譯版)的讀者對象是ASIC設(shè)計工程師和正在學(xué)習(xí)關(guān)于ASIC芯片綜合以及DFT技術(shù)的VLSI高級課程的碩士研究生。
圖書封面

圖書標簽Tags
無
評論、評分、閱讀與下載
高級ASIC芯片綜合 PDF格式下載