邏輯設(shè)計基礎(chǔ)

內(nèi)容概要

邏輯設(shè)計是計算機(jī)科學(xué)、計算機(jī)工程和電氣工程等專業(yè)的理論基礎(chǔ)。學(xué)好邏輯設(shè)計需要三個環(huán)節(jié)：理論知識、習(xí)題和實驗。因此，本書在強(qiáng)調(diào)基礎(chǔ)知識的同時，結(jié)合著大量實例進(jìn)行講授，并給出了大量例題，同時還附有大量習(xí)題和每章的測驗題。此外，還安排有4個實驗平臺和26個實驗，以便把理論和實踐緊密聯(lián)系起來。    本書是計算機(jī)、電氣工程和通信、電子等專業(yè)的學(xué)生學(xué)習(xí)邏輯設(shè)計的教材，同時也是相關(guān)專業(yè)工程技術(shù)人員的參考用書。

作者簡介

作者：(美)馬科維奇 譯者：殷洪璽 劉新元 禹瑩

書籍目錄

第1章 導(dǎo)論  1.1 數(shù)制的簡單回顧    1.1.1 八進(jìn)制數(shù)和十六進(jìn)制數(shù)    1.1.2 二進(jìn)制加法    1.1.3 有符號數(shù)    1.1.4 二進(jìn)制減法    1.1.5 二?十進(jìn)制碼(BCD)    1.1.6 其他編碼  1.2 組合系統(tǒng)的設(shè)計過程  1.3 無關(guān)條件  1.4 列真值表  1.5 實驗室  1.6 解題實例  1.7 習(xí)題  1.8 本章測驗題第2章 開關(guān)代數(shù)與邏輯電路  2.1 開關(guān)代數(shù)的定義  2.2 開關(guān)代數(shù)的基本性質(zhì)  2.3 代數(shù)函數(shù)的處理  2.4 用與門、或門和非門實現(xiàn)邏輯函數(shù)  2.5 從真值表到代數(shù)表達(dá)式  2.6 卡諾圖初步  2.7 反函數(shù)和或與式  2.8 與非門、或非門和異或門  2.9 代數(shù)表達(dá)式的化簡  2.10 代數(shù)函數(shù)的處理及與非門實現(xiàn)  2.11 更一般的布爾代數(shù)  2.12 解題實例  2.13 習(xí)題  2.14 本章測驗題第3章 卡諾圖  3.1 用卡諾圖求解最簡與或表達(dá)式    3.1.1 卡諾圖法1    3.1.2 卡諾圖法2  3.2 無關(guān)項    卡諾圖法3  3.3 或與式  3.4 最省門的電路實現(xiàn)  3.5 五變量和六變量的卡諾圖  3.6 多輸出問題  3.7 解題實例  3.8 習(xí)題  3.9 本章測驗題第4章 函數(shù)的最簡化算法  4.1 單輸出問題的奎恩?麥克路斯基方法  4.2 單輸出問題的迭代合意法  4.3 單輸出問題的質(zhì)蘊(yùn)含項表  4.4 多輸出問題的奎恩?麥克路斯基方法  4.5 多輸出問題的迭代合意法  4.6 多輸出問題的質(zhì)蘊(yùn)含項表  4.7 解題實例  4.8 習(xí)題  4.9 本章測驗題第5章 較大規(guī)模的組合邏輯系統(tǒng)  5.1 組合邏輯電路中的延時  5.2 加法器和其他算術(shù)運(yùn)算電路    5.2.1 加法器    5.2.2 減法器和加/減法器    5.2.3 比較器  5.3 譯碼器  5.4 編碼器和優(yōu)先權(quán)編碼器  5.5 數(shù)據(jù)選擇器  5.6 三態(tài)門  5.7 門陣列——ROM、PLA和PAL    5.7.1 用只讀存儲器進(jìn)行設(shè)計    5.7.2 用可編程邏輯陣列進(jìn)行設(shè)計    5.7.3 用可編程陣列邏輯進(jìn)行設(shè)計  5.8 較大規(guī)模電路的例子    5.8.1 七段顯示(第一個主要的例子)    5.8.2 差錯編碼系統(tǒng)  5.9 解題實例  5.10 習(xí)題  5.11 本章測驗題第6章 時序系統(tǒng)的分析  6.1 狀態(tài)表和狀態(tài)圖  6.2 鎖存器和觸發(fā)器  6.3 時序系統(tǒng)的分析  6.4 解題實例  6.5 習(xí)題  6.6 本章測驗題第7章 時序系統(tǒng)的設(shè)計  7.1 觸發(fā)器的設(shè)計方法  7.2 同步計數(shù)器的設(shè)計  7.3 異步計數(shù)器的設(shè)計  7.4 生成狀態(tài)表和狀態(tài)圖  7.5 解題實例  7.6 習(xí)題  7.7 本章測驗題第8章 求解更大規(guī)模的時序問題  8.1 移位寄存器  8.2 計數(shù)器  8.3 可編程邏輯器件(PLD)  8.4 用ASM圖進(jìn)行設(shè)計  8.5 單次編碼  8.6 硬件設(shè)計語言  8.7 更復(fù)雜的例子  8.8 解題實例  8.9 習(xí)題  8.10 本章測驗題 第9章 時序電路化簡  9.1 列表法進(jìn)行狀態(tài)化簡  9.2 分割法    9.2.1 分割的性質(zhì)    9.2.2 求SP分割  9.3 用分割法進(jìn)行狀態(tài)化簡  9.4 狀態(tài)分配  9.5 解題實例  9.6 習(xí)題  9.7 本章測驗題附錄A 實驗室實驗  A.1 硬件邏輯實驗室  A.2 WinBreadboardTM和MacBreadboardTM  A.3 LogicWorks4簡介  A.4 AlteraMax+plusⅡ簡介  A.5 一組邏輯設(shè)計實驗   A.5.1 基于第2章內(nèi)容的實驗   A.5.2 基于第5章內(nèi)容的實驗   A.5.3 基于第6章內(nèi)容的實驗   A.5.4 基于第7章內(nèi)容的實驗   A.5.5 基于第8章內(nèi)容的實驗  A.6 在本書正文和實驗中提到過的芯片的布局附錄B 部分習(xí)題答案附錄C 每章測驗題答案中、英文術(shù)語對照表

圖書封面

圖書標(biāo)簽Tags

無

評論、評分、閱讀與下載

---

    邏輯設(shè)計基礎(chǔ) PDF格式下載

---