集成電路設(shè)計(jì)VHDL教程

內(nèi)容概要

本書按照“了解設(shè)計(jì)方法、掌握一種語言、熟悉一種工具”的要求介紹了VHDL的語法規(guī)則、程序結(jié)構(gòu)及設(shè)計(jì)方法；介紹了集成電路EDA技術(shù)的基本概念和方法；介紹了FPGA/CPLD器件的基本結(jié)構(gòu)和原理以及常用開發(fā)工具M(jìn)AX+PLUS II的使用方法。本書力求通俗易懂，突出實(shí)用性和可操作性，略去了部分抽象冷僻的內(nèi)容，重點(diǎn)放在基本概念和常用方法的講解上，每部分內(nèi)容均由大量實(shí)例導(dǎo)入，并針對使用中易出現(xiàn)的問題進(jìn)行重點(diǎn)講解。    本書可作為高職高專微電子及電子信息類專業(yè)的教學(xué)用書，也可作為有關(guān)技術(shù)人員學(xué)習(xí)VHDL及集成電路EDA技術(shù)的參考教材。

書籍目錄

第1章 概述  1.1 集成電路概況    1.1.1 集成電路發(fā)展簡史    1.1.2 集成電路的分  1.2 集成電路EDA技術(shù)  1.3 硬件描述語言及數(shù)字系統(tǒng)的設(shè)計(jì)    1.3.1 傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法    1.3.2 利用硬件描述語言的設(shè)計(jì)方法  1.4 可編程邏輯器件的結(jié)構(gòu)與原    1.4.1 PLD的分類    1.4.2 PLD的結(jié)構(gòu)和原理    習(xí)題第2章 VHDL的結(jié)構(gòu)與要素  2.1 實(shí)體    2.1.1 實(shí)體語句結(jié)構(gòu)    2.1.2 類屬說明語句    2.1.3 端口說明語句  2.2 結(jié)構(gòu)體  2.3 庫    2.3.1 庫的用法    2.3.2 庫的種類  2.4 程序包  2.5 配置  2.6 VHDL的文字規(guī)則    2.6.1 數(shù)字型文字    2.6.2 字符和字符串型文字    2.6.3 數(shù)位串型文字    2.6.4 標(biāo)識符    2.6.5 下標(biāo)名和段名  2.7 VHDL的數(shù)據(jù)類型    2.7.1 數(shù)據(jù)對象    2.7.2 VHDL的預(yù)定義數(shù)據(jù)類型    2.7.3 IEEE預(yù)定義標(biāo)準(zhǔn)邏輯位和矢量    2.7.4 自定義數(shù)據(jù)類型的方法    2.7.5 數(shù)據(jù)類型的轉(zhuǎn)換  2.8 VHDL的操作符    2.8.1 邏輯操作符    2.8.2 關(guān)系操作符    2.8.3 算術(shù)操作符    2.8.4 符號操作符   習(xí)題第3章 VHDL的基本語句3.1 順序語句3.1.1 賦值語句3.1.2 流程控制語句3.1.3 WAIT語句3.1.4 返回語句3.1.5 空操作語句3.2 并行語句3.2.1 塊語句3.2.2 進(jìn)程語句3.2.3 并行信號代入語句3.2.4 條件信號賦值語句3.2.5 選擇信號賦值語句3.2.6 元件例化語句3.2.7 生成語句3.3 其他語句3.3.1 ASSERT語句和REPORT語句    3.3.2 屬性描述與定義語句習(xí)題第4章 VHDL程序設(shè)計(jì)基礎(chǔ)第5章 VHDL設(shè)計(jì)進(jìn)階第6章 VHDL設(shè)計(jì)實(shí)踐參考文獻(xiàn)

圖書封面

評論、評分、閱讀與下載

---

    集成電路設(shè)計(jì)VHDL教程 PDF格式下載

---