數(shù)字系統(tǒng)設(shè)計(jì)

內(nèi)容概要

　　本書是國(guó)外著名的數(shù)字設(shè)計(jì)教材，以可編程邏輯為基礎(chǔ)，全面系統(tǒng)地介紹了數(shù)字設(shè)計(jì)的理論知識(shí)和實(shí)踐技巧。內(nèi)容既包括對(duì)數(shù)字電路基礎(chǔ)內(nèi)容的簡(jiǎn)要介紹，也包括對(duì)CPLD應(yīng)用和VHDL編程的詳細(xì)論述，幫助學(xué)生快速掌握組合邏輯電路、鎖存器、觸發(fā)器、寄存器等基本的數(shù)字電路器件，并學(xué)會(huì)利用相關(guān)軟件設(shè)計(jì)、測(cè)試并實(shí)現(xiàn)硬件實(shí)驗(yàn)原型?！　”緯勺鳛榇髮Ｔ盒ｋ娮庸こ桃约跋嚓P(guān)專業(yè)的基礎(chǔ)教程，也可供高年級(jí)學(xué)生作為進(jìn)一步學(xué)習(xí)的參考指南。學(xué)習(xí)本書，讀者無需具備數(shù)字系統(tǒng)的預(yù)備知識(shí)，但具備直流電路和高等數(shù)學(xué)的基礎(chǔ)知識(shí)對(duì)提高學(xué)習(xí)效率大有裨益。

作者簡(jiǎn)介

　　Robert K.Dueck，畢業(yè)于Manitoba大學(xué)工程學(xué)專業(yè)，曾相繼任職于摩托羅拉加拿大分公司、Seneca大學(xué)和Red River大學(xué)，擁有豐富的數(shù)字設(shè)計(jì)實(shí)踐和教學(xué)經(jīng)驗(yàn)。Dueck現(xiàn)為APEO協(xié)會(huì)和IEEE的資深會(huì)員。　　張春，1995年畢業(yè)于清華大學(xué)電子工程系，獲工學(xué)學(xué)士學(xué)位。2000年畢業(yè)于清華大學(xué)電子工程系，獲工學(xué)博士學(xué)位，同年在清華大學(xué)任教?，F(xiàn)為清華大學(xué)微電子學(xué)研究所副教授。研究方向包括數(shù)?；旌闲盘?hào)集成電路設(shè)計(jì)、嵌入式微處理器設(shè)計(jì)、數(shù)字信號(hào)處理系統(tǒng)、語(yǔ)音信號(hào)處理等。

書籍目錄

第1章　數(shù)字系統(tǒng)的基本原理	1.1　數(shù)字電子學(xué)與模擬電子學(xué)	1.2　數(shù)字邏輯電平	1.3　二進(jìn)制系統(tǒng)	1.4　十六進(jìn)制系統(tǒng)	1.5　數(shù)字波形	1.6　小結(jié)	1.7　術(shù)語(yǔ)	1.8　習(xí)題	1.9　思考題答案	第2章　邏輯函數(shù)與邏輯門	2.1　基本邏輯函數(shù)	2.2　邏輯開關(guān)和發(fā)光二極管指示器2.3　導(dǎo)出的邏輯函數(shù)	2.4　德摩根(DeMorgan)定理和邏輯門的等效形式	2.5　邏輯門的使能和禁止特性	2.6　集成電路邏輯門	2.7　小結(jié)	2.8　術(shù)語(yǔ)	2.9　習(xí)題	2.10　思考題答案	第3章　布爾代數(shù)和組合邏輯	3.1　布爾表達(dá)式、邏輯圖和真值表	3.2　SOP和POS模式	3.3　布爾代數(shù)定理	3.4　化簡(jiǎn)SOP和POS表達(dá)式	3.5　用卡諾圖方法化簡(jiǎn)	3.6　小結(jié)	3.7　術(shù)語(yǔ)	3.8　習(xí)題	3.9　思考題答案	第4章　可編程邏輯器件和MAX＋PLUS II簡(jiǎn)介	4.1　什么是可編程邏輯器件4.2　用MAX＋PLUS II對(duì)PLD進(jìn)行編程	4.3　圖形設(shè)計(jì)文件	4.4　編譯MAX＋PLUS II文件	4.5　層次化設(shè)計(jì)	4.6　文本設(shè)計(jì)文件(VHDL)4.7　創(chuàng)建物理設(shè)計(jì)4.8　小結(jié)	4.9　術(shù)語(yǔ)	4.10　習(xí)題	第5章　組合邏輯函數(shù)	5.1　譯碼器	5.2　編碼器	5.3　多路選擇器	5.4　多路輸出選擇器		5.5　數(shù)值比較器	5.6　奇偶產(chǎn)生器和校驗(yàn)器	5.7　小結(jié)	5.8　術(shù)語(yǔ)	5.9　習(xí)題	5.10　思考題答案	第6章　數(shù)字運(yùn)算與運(yùn)算電路	6.1　數(shù)字運(yùn)算	6.2　有符號(hào)二進(jìn)制數(shù)的表示	6.3　有符號(hào)二進(jìn)制運(yùn)算6.4　十六進(jìn)制運(yùn)算	6.5　數(shù)字和字符代碼6.6　二進(jìn)制加法器和減法器6.7　BCD碼加法器	6.8　MAX+PLUS II中的進(jìn)位產(chǎn)生	6.9　小結(jié)	6.10　術(shù)語(yǔ)	6.11　習(xí)題	6.12　思考題答案	第7章　時(shí)序邏輯電路	7.1　鎖存器	7.2　NAND/NOR鎖存器	7.3　門控鎖存器	7.4　邊沿觸發(fā)D觸發(fā)器	7.5　邊沿觸發(fā)的JK觸發(fā)器	7.6　邊沿觸發(fā)的T觸發(fā)器	7.7　時(shí)序參數(shù)	7.8　小結(jié)	7.9　術(shù)語(yǔ)	7.10　習(xí)題	7.11　思考題答案	第8章　可編程邏輯電路	8.1　可編程SOP陣列	8.2　PAL熔絲矩陣和組合輸出邏輯	8.3　極性可編程的PAL輸出	8.4　寄存器輸出的PAL器件	8.5　通用PAL和通用陣列邏輯(GAL)	8.6　MAX7000S CPLD	8.7　FLEX10K CPLD	8.8　小結(jié)	8.9　術(shù)語(yǔ)	8.10　習(xí)題	第9章　計(jì)數(shù)器與移位寄存器	9.1　數(shù)字計(jì)數(shù)器的基本概念	9.2　同步計(jì)數(shù)器	9.3　同步計(jì)數(shù)器的設(shè)計(jì)	9.4　二進(jìn)制計(jì)數(shù)器的VHDL編程9.5　同步計(jì)數(shù)器的控制選項(xiàng)	9.6　采用VHDL編寫可預(yù)置雙向計(jì)數(shù)器	9.7　移位寄存器	9.8　用VHDL編寫移位寄存器	9.9　移位寄存計(jì)數(shù)器	9.10　小結(jié)	9.11　術(shù)語(yǔ)	9.12　習(xí)題	9.13　思考題答案	第10章　狀態(tài)機(jī)設(shè)計(jì)	10.1　狀態(tài)機(jī)	10.2　不帶控制輸入的狀態(tài)機(jī)10.3　帶控制輸入的狀態(tài)機(jī)10.4　常開按鍵的開關(guān)反跳器10.5　狀態(tài)機(jī)的無用狀態(tài)	10.6　交通燈控制器	10.7　小結(jié)	10.8　術(shù)語(yǔ)	10.9　習(xí)題	10.10　思考題答案	第11章　邏輯門電路	11.1　邏輯門電路的電特性	11.2　傳輸延時(shí)	11.3　扇出	11.4　功耗	11.5　噪聲容限	11.6　TTL與CMOS門的交互	11.7　TTL門內(nèi)部電路	11.8　MOS邏輯門內(nèi)部電路	11.9　TTL和CMOS的變體	11.10　小結(jié)	11.11　術(shù)語(yǔ)	11.12　習(xí)題	11.13　思考題答案	第12章　模擬電路與數(shù)字電路的連接	12.1　模擬信號(hào)和數(shù)字信號(hào)	12.2　數(shù)模轉(zhuǎn)換	12.3　模數(shù)轉(zhuǎn)換	12.4　數(shù)據(jù)采集12.5　小結(jié)	12.6　術(shù)語(yǔ)	12.7　習(xí)題	12.8　思考題答案	第13章　存儲(chǔ)器件與系統(tǒng)	13.1　存儲(chǔ)器的基本概念13.2　隨機(jī)存取存儲(chǔ)器	13.3　只讀存儲(chǔ)器(ROM)	13.4　順序存儲(chǔ)器：FIFO和LIFO	13.5　動(dòng)態(tài)RAM模塊	13.6　存儲(chǔ)系統(tǒng)	13.7　小結(jié)	13.8　術(shù)語(yǔ)	13.9　習(xí)題	13.10　思考題答案	附錄A　奇數(shù)題號(hào)習(xí)題答案

編輯推薦

　　本書特色：　　包括對(duì)數(shù)字電子學(xué)基礎(chǔ)知識(shí)的介紹，但重點(diǎn)面向CPLD的應(yīng)用。　　通過大量的VHDL編程示例來講授行業(yè)標(biāo)準(zhǔn)的數(shù)字硬件設(shè)計(jì)方法。　　書中大部分圖形設(shè)計(jì)文件、VHDL文件和仿真文件可通過Web站點(diǎn)下載?！　”緯献髡军c(diǎn)提供了文本更新、聯(lián)機(jī)測(cè)試和音頻文件，以便于讀者進(jìn)行深入學(xué)習(xí)。

圖書封面

圖書標(biāo)簽Tags

無

評(píng)論、評(píng)分、閱讀與下載

---

    數(shù)字系統(tǒng)設(shè)計(jì) PDF格式下載

---