VHDL電路設計實用教程

內(nèi)容概要

本書分四部分對VHDL進行了全面、詳細、系統(tǒng)的介紹。第一部分主要介紹VHDL語言的編程環(huán)境及開發(fā)軟件MAX＋plusII的有關知識。第二部分主要介紹VHDL語言的基本知識和使用該語言設計簡單邏輯電路的基本方法。第三部分主要通過實例介紹用VHDL語言設計大型復雜數(shù)字邏輯電路的方法。第四部分介紹VHDL語言中的編碼規(guī)則。本書可使讀者由淺入深地學習VHDL語言，并最終成為熟練使用該語言設計數(shù)字電路的專業(yè)人員。    本書結構清晰，易讀易懂，非常適合大、中專院校相關專業(yè)作為教材和參考書，同時也可作為數(shù)字電路設計人員的自學參考書。

書籍目錄

第1章 VHDL開發(fā)工具MAX＋plusII  1.1 MAX＋plusII的安裝  1.2 MAX＋plusII設計的輸入  1.3 項目的編譯  1.4 定時分析  1.5 時間仿真  1.6 器件的編程第2章 VHDL語言程序的基本結構  2.1 實體  2.2 結構體的子結構描述  2.3 子程序（SUBPROGRAM）語句結構  2.4 子程序的重載第3章 程序包及庫和配置  3.1 程序包  3.2 庫  3.3 配置第4章 VHDL語言的對象和數(shù)據(jù)類型及運算操作符  4.1 VHDL的對象  4.2 VHDL的數(shù)據(jù)類型  4.3 IEEE預定義的標準  4.4 數(shù)據(jù)類型的轉(zhuǎn)換  4.5 VHDL語言的運算操作符第5章 VHDL結構體的描述方式  5.1 結構體的行為描述方式  5.2 結構體的數(shù)據(jù)流描述方式   5.3 結構體的結構描述方式  5.4 結構體的混合描述方式第6章 VHDL語言中的順序語句  6.1 WAIT語句  6.2 變量賦值語句  6.3 信號代入語句  6.4 IF語句  6.5 CASE語句  6.6 LOOP語句  6.7 NEXT語句  6.8 EXIT語句  6.9 RETURN語句  6.10 NULL語句  6.11 過程調(diào)用語句  6.12 斷言（ASSERT）語句  6.13 REPORT語句第7章 VHDL語言中的并行語句  7.1 進程語句  7.2 并行信號代入語句  7.3 并行過程調(diào)用語句  7.4 塊語句  7.5 并行斷言語句  7.6 元件例化語句  7.7 生成語句第8章 組合邏輯電路設計  8.1 門電路  8.2 編碼器和譯碼器  8.3 多路選擇器  8.4 比較器  8.5 加法器  8.6 求補器  8.7 三態(tài)門第9章 時序邏輯電路設計  9.1 時鐘信號和復位信號  9.2 觸發(fā)器  9.3 寄存器  9.4 移位寄存器  9.5 計數(shù)器第10章 有限狀態(tài)機的設計  10.1 一個有限狀態(tài)機的描述實例  10.2 有限狀態(tài)機的復位第11章 VHDL語言的設計實例一：頻率計的設計  11.1 頻率計實現(xiàn)的功能  11.2 頻率計各部分的分析  11.3 頻率計各部分的設計和實現(xiàn)  11.4 頻率計的綜合設計第12章 VHDL語言的設計實例二：計算器的設計  12.1 計算器實現(xiàn)的功能  12.2 計算器各個組成部分的分析  12.3 計算器各部分的設計和實現(xiàn)  12.4 計算器的綜合設計第13章 VHDL語言的編碼格式  13.1 文件頭的編碼格式  13.2 修改說明的格式  13.3 源代碼的注釋  13.4 VHDL語言中的實體的命名  13.5 VHDL語言中的結構全的命名  13.6 程序包的書寫格式  13.7 函數(shù)和過程的編碼格式  13.8 信號的編碼格式  13.9 變量的編碼格式  13.10 進程的編碼規(guī)則  13.11 時鐘信號的編碼規(guī)則  13.12 測試工作臺的編碼規(guī)則  13.13 其他的編碼規(guī)則附錄A VHDL語言的保留字參考文獻

圖書封面

圖書標簽Tags

無

評論、評分、閱讀與下載

---

    VHDL電路設計實用教程 PDF格式下載

---