VHDL電路設(shè)計(jì)實(shí)用教程

內(nèi)容概要

本書分四部分對(duì)VHDL進(jìn)行了全面、詳細(xì)、系統(tǒng)的介紹。第一部分主要介紹VHDL語(yǔ)言的編程環(huán)境及開發(fā)軟件MAX＋plusII的有關(guān)知識(shí)。第二部分主要介紹VHDL語(yǔ)言的基本知識(shí)和使用該語(yǔ)言設(shè)計(jì)簡(jiǎn)單邏輯電路的基本方法。第三部分主要通過(guò)實(shí)例介紹用VHDL語(yǔ)言設(shè)計(jì)大型復(fù)雜數(shù)字邏輯電路的方法。第四部分介紹VHDL語(yǔ)言中的編碼規(guī)則。本書可使讀者由淺入深地學(xué)習(xí)VHDL語(yǔ)言，并最終成為熟練使用該語(yǔ)言設(shè)計(jì)數(shù)字電路的專業(yè)人員。    本書結(jié)構(gòu)清晰，易讀易懂，非常適合大、中專院校相關(guān)專業(yè)作為教材和參考書，同時(shí)也可作為數(shù)字電路設(shè)計(jì)人員的自學(xué)參考書。

書籍目錄

第1章 VHDL開發(fā)工具M(jìn)AX＋plusII  1.1 MAX＋plusII的安裝  1.2 MAX＋plusII設(shè)計(jì)的輸入  1.3 項(xiàng)目的編譯  1.4 定時(shí)分析  1.5 時(shí)間仿真  1.6 器件的編程第2章 VHDL語(yǔ)言程序的基本結(jié)構(gòu)  2.1 實(shí)體  2.2 結(jié)構(gòu)體的子結(jié)構(gòu)描述  2.3 子程序（SUBPROGRAM）語(yǔ)句結(jié)構(gòu)  2.4 子程序的重載第3章 程序包及庫(kù)和配置  3.1 程序包  3.2 庫(kù)  3.3 配置第4章 VHDL語(yǔ)言的對(duì)象和數(shù)據(jù)類型及運(yùn)算操作符  4.1 VHDL的對(duì)象  4.2 VHDL的數(shù)據(jù)類型  4.3 IEEE預(yù)定義的標(biāo)準(zhǔn)  4.4 數(shù)據(jù)類型的轉(zhuǎn)換  4.5 VHDL語(yǔ)言的運(yùn)算操作符第5章 VHDL結(jié)構(gòu)體的描述方式  5.1 結(jié)構(gòu)體的行為描述方式  5.2 結(jié)構(gòu)體的數(shù)據(jù)流描述方式   5.3 結(jié)構(gòu)體的結(jié)構(gòu)描述方式  5.4 結(jié)構(gòu)體的混合描述方式第6章 VHDL語(yǔ)言中的順序語(yǔ)句  6.1 WAIT語(yǔ)句  6.2 變量賦值語(yǔ)句  6.3 信號(hào)代入語(yǔ)句  6.4 IF語(yǔ)句  6.5 CASE語(yǔ)句  6.6 LOOP語(yǔ)句  6.7 NEXT語(yǔ)句  6.8 EXIT語(yǔ)句  6.9 RETURN語(yǔ)句  6.10 NULL語(yǔ)句  6.11 過(guò)程調(diào)用語(yǔ)句  6.12 斷言（ASSERT）語(yǔ)句  6.13 REPORT語(yǔ)句第7章 VHDL語(yǔ)言中的并行語(yǔ)句  7.1 進(jìn)程語(yǔ)句  7.2 并行信號(hào)代入語(yǔ)句  7.3 并行過(guò)程調(diào)用語(yǔ)句  7.4 塊語(yǔ)句  7.5 并行斷言語(yǔ)句  7.6 元件例化語(yǔ)句  7.7 生成語(yǔ)句第8章 組合邏輯電路設(shè)計(jì)  8.1 門電路  8.2 編碼器和譯碼器  8.3 多路選擇器  8.4 比較器  8.5 加法器  8.6 求補(bǔ)器  8.7 三態(tài)門第9章 時(shí)序邏輯電路設(shè)計(jì)  9.1 時(shí)鐘信號(hào)和復(fù)位信號(hào)  9.2 觸發(fā)器  9.3 寄存器  9.4 移位寄存器  9.5 計(jì)數(shù)器第10章 有限狀態(tài)機(jī)的設(shè)計(jì)  10.1 一個(gè)有限狀態(tài)機(jī)的描述實(shí)例  10.2 有限狀態(tài)機(jī)的復(fù)位第11章 VHDL語(yǔ)言的設(shè)計(jì)實(shí)例一：頻率計(jì)的設(shè)計(jì)  11.1 頻率計(jì)實(shí)現(xiàn)的功能  11.2 頻率計(jì)各部分的分析  11.3 頻率計(jì)各部分的設(shè)計(jì)和實(shí)現(xiàn)  11.4 頻率計(jì)的綜合設(shè)計(jì)第12章 VHDL語(yǔ)言的設(shè)計(jì)實(shí)例二：計(jì)算器的設(shè)計(jì)  12.1 計(jì)算器實(shí)現(xiàn)的功能  12.2 計(jì)算器各個(gè)組成部分的分析  12.3 計(jì)算器各部分的設(shè)計(jì)和實(shí)現(xiàn)  12.4 計(jì)算器的綜合設(shè)計(jì)第13章 VHDL語(yǔ)言的編碼格式  13.1 文件頭的編碼格式  13.2 修改說(shuō)明的格式  13.3 源代碼的注釋  13.4 VHDL語(yǔ)言中的實(shí)體的命名  13.5 VHDL語(yǔ)言中的結(jié)構(gòu)全的命名  13.6 程序包的書寫格式  13.7 函數(shù)和過(guò)程的編碼格式  13.8 信號(hào)的編碼格式  13.9 變量的編碼格式  13.10 進(jìn)程的編碼規(guī)則  13.11 時(shí)鐘信號(hào)的編碼規(guī)則  13.12 測(cè)試工作臺(tái)的編碼規(guī)則  13.13 其他的編碼規(guī)則附錄A VHDL語(yǔ)言的保留字參考文獻(xiàn)

圖書封面

圖書標(biāo)簽Tags

無(wú)

評(píng)論、評(píng)分、閱讀與下載

---

    VHDL電路設(shè)計(jì)實(shí)用教程 PDF格式下載

---